模块电路提取Verilog 模型的方法总结陈锋2018-1-181.在原理图目录，运行icfb 。2. 选 Tools - Library Manager3. 在 Library 找到要提取的库（一般是项目名称），这里选 NV3030A1P_GRAM 。在 Cell 里选要提取的顶层模块，这里选GRAM 。View 里选 schematic ，并右击选 open4. 在打开的原理图Virtioso Schematic 菜单里，选 Tools - Simulation - NC-Verilogvlrtuosoe scneniatic zdltlng: NV3OgDA1PGRAtfl GRA0t schamatlcTofds | Dsslgn Hrxlow Edit A& ClxicK Sheet Optfisrs0astgn SyrMo8ts leva5. 在设置窗口里， Run Directory 手工填入提取 Verilog 网表的目录名， 比如 xxx/GRAM_run6Tzgi LavM D
