.字符液晶显示的FPGA/CPLD实现一、设计简要说明：用FPGA/CPLD实现HS162字符液晶显示，具体内容可以参考教材数字系统设计与Verilog HDL(第三版)P269相关内容。HS162可以显示两行共32个字符（一行可显示16个字符）。每个字符由57、58或511的一组像素点阵排列构成，每个字符间有一个点宽的间隔，每行间也有一行的间隔。HS162原理图如下：D0-D7为传给液晶的数据（可能为显示数字或控制液晶指令），RS用于控制将D0-D7的数据写入指令寄存器还是数据寄存器，RW为读写控制信号，E为使能信号。电位器调节液晶的对比度，以到最佳显示效果。 图1 CPLD与字符液晶HS162的接口典型电路 HS162液晶控制指令由表1给出： 表1液晶控制指令表二、源代码及说明module lcd_HS162(clk,rst,lcd_e,lcd_rw,lcd_rs,data);input clk,rst;output lcd_e,lcd_rw,lcd_rs; reg lcd
