.DDS模块设计DDS模块的设计是本系统的重点，也是本章阐述的重点。DDS模块主要是围绕芯片AD9854进行设计的，设计要求既要满足性能指标，还要求优化电路，减小电路面积，否则13路DDS共同存在会使系统体积显得较大。下面先介绍AD9854的基本特性。4.2.1 AD9854介绍图4-2 AD9854功能结构框图chart4-2 AD9854 function and structure 如图4-2所示，AD9854内部包括一个具有48位相位累加器、一个可编程时钟倍频器、一个反sinc滤波器、两个12位300MHz DAC，一个高速模拟比较器以及接口逻辑电路。其主要性能特点如下：1. 高达300MHz的系统时钟；2. 能输出一般调制信号，FSK，BPSK，PSK，CHIRP，AM等；3. 100MHz时具有80dB的信噪比；4. 内部有4*到20*的可编程时钟倍频器；5. 两个48位频率控制字寄存器，能够实现很高的频率分辨率。6. 两个14位相位偏置寄存器，提供初始相位设置。7. 带有100MHz的8位并行数据传输口或10MHz的串行
