MOS管及简单CMOS逻辑门电路原理图.doc

上传人:小陈 文档编号:5255565 上传时间:2021-02-12 格式:DOC 页数:8 大小:125KB
下载 相关 举报
MOS管及简单CMOS逻辑门电路原理图.doc_第1页
第1页 / 共8页
MOS管及简单CMOS逻辑门电路原理图.doc_第2页
第2页 / 共8页
MOS管及简单CMOS逻辑门电路原理图.doc_第3页
第3页 / 共8页
MOS管及简单CMOS逻辑门电路原理图.doc_第4页
第4页 / 共8页
MOS管及简单CMOS逻辑门电路原理图.doc_第5页
第5页 / 共8页
点击查看更多>>
资源描述

.MOS管及简单CMOS逻辑门电路原理图现代单片机主要是采用CMOS工艺制成的。1、MOS管 MOS管又分为两种类型:N型和P型。如下图所示: 以N型管为例,2端为控制端,称为“栅极”;3端通常接地,称为“源极”;源极电压记作Vss,1端接正电压,称为“漏极”,漏极电压记作VDD。要使1端与3端导通,栅极2上要加高电平。 对P型管,栅极、源极、漏极分别为5端、4端、6端。要使4端与6端导通,栅极5要加低电平。 在CMOS工艺制成的逻辑器件或单片机中,N型管与P型管往往是成对出现的。同时出现的这两个CMOS管,任何时候,只要一只导通,另一只则不导通(即“截止”或“关断”),所以称为“互补型CMOS管”。2、CMOS逻辑电平高速CMOS电路的电源电压VDD通常为+5V;Vss接地,是0V。高电平视为逻辑“1”,电平值的范围为:VDD的65%VDD(或者VDD-1.5VVDD)低电平视作逻辑“0”,要求不超过VDD的35%或01.5V。+1.5V+3.5V应看作不确定电平。在硬件设计中要避免

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 实用文档资料库 > 表格模板

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。