1、本 科 毕 业 设 计全数字锁相环的 VHDL 设计所在学院 专业班级 电子与信息工程 学生姓名 学号 指导教师 职称 完成日期 年 月 I摘 要锁相技术是一种实现相位反馈与信号合成的基本方法，在通信系统具有广泛的应用。利用锁相技术得到的锁相环是一个闭环相位自动控制系统，它的输出信号自动跟踪输入信号的相位变化，利用输出信号和输入信号的相位差，靠反馈控制达到生成特定输出信号的目的。本设计为改善数字通信系统的同步性能，应用所学的电子信息专业知识和电子设计自动化方法，对数字锁相环的电路设计进行研究。在分析模拟锁相环缺点的基础上，介绍了数字锁相环的优点和工作原理，利用 VHDL 语言进行全数字锁相环电
2、路设计，使锁相环在具有抗干扰能力的前提下，能迅速调整相位达到锁定状态。论文详述了数字锁相环三个主要模块的设计过程，最后通过 MAX+plus II 软件仿真验证了设计结果的正确性。关键字： 数字锁相环；VHDL；MAX+plus IIIIAbstractPhase-locked technology is a basic method to realize the phase feedback and signal synthesis, and has wide application in the communication system. Using the phase lock tech
3、nical get phase lock loop is a closed-loop phase automatic control system, its output signal automatic tracking the phase change, input signal output signal and the input signal by the phase difference, rely on feedback control achieve the purpose of generating specific output signal. The design of
4、the digital communication system for improving the synchronous properties, application of electronic information learned professional knowledge and electronic design automation method of digital and phase lock loop circuit design for research. In phase lock loop simulation analysis based on defects,
5、 introduces the advantages of digital phase-locked loop and working principle, using VHDL language to digital and phase lock loop circuit design, make and phase lock loop in has the premise of anti-interference ability, can rapidly adjust to lock the phase state. The paper narratives the digital and
6、 phase lock loop, the three main module design process in detail. Finally, the software MAX + plus II simulation verify the correctness of the results of the design. Key word：digital phase lock loop; VHDL; MAX+ plus IIIII目 录第 1 章 绪论 .11.1. 课题研究的意义 .11.2. 国内外研究状况 .11.2.1. 锁相环技术发展概况 .11.2.2. 现状和发展 .21
7、.3. 论文研究内容 .2第 2 章 锁相环工作原理及应用概述 .32.1. 锁相环简介 .32.2. 锁相环的工作原理 .32.3. 全数字锁相环的应用 .42.4. 全数字锁相（ADPLL）环模块以及模块简介 .5第 3 章 数字锁相环的设计方案 .83.1. 数字锁相环的设计方法及性能要求 .83.1.1. 数字锁相环 DPLL 的设计方法 .83.1.2. 数字锁相环 DPLL 的性能指标 .83.2. 数字锁相环设计方案 .8第 4 章 设计工具及开发环境介绍 .94.1. 关于 EDA 技术的概述 .94.2. 可编程逻辑器件 CPLD 简介 .94.3. HDL 设计语言 VHD
8、L .114.3.1. HDL 简介 .114.3.2. VHDL 系统设计的特点 .114.3.3. VHDL 语言的优势 .124.3.4. VHDL 的基本结构 .124.3.5. VHDL 语言在 EDA 的应用 .144.4. MAX+PLUS开发环境环境 .144.4.1. MAX + plus介绍 .144.4.2. MAX + plus的设计输入方法 .144.4.3. MAX + plus应用步骤 .15IV第 5 章 全数字锁相环电路设计 .205.1. ADPLL 总设计框图 .205.2. ADPLL 各模块设计具体流程 .205.2.1. 数字鉴相器模块 .205.2
9、.2. 数字滤波器模块 .215.2.3. 数字振荡器模块 .235.3. 实验仿真结果与分析 .25小 结 .27致 谢 .28参考文献 .291第 1 章 绪论1.1. 课题研究的意义随着电子技术的发展，要求信号频率越来越准确和越来越稳定，一般振荡器已不能满足系统设计的要求，因此有了频率合成器。频率合成器可分为直接式频率合成器、间接式（或锁相）频率合成器和直接数字频率合成器。锁相频率合成器因其技术性能优越，且集成度高，可靠性能好，成本低廉而成为目前工程应用中最为普遍的一种频率合成器。本次进行研究的课题就是有关锁相环。锁相环是一种具有反馈作用的电路，锁相环的英文全称是 Phase-Locke
10、d Loop，简称PLL。因为锁相环可以使输出的信号频率自动的对输入的信号频率进行跟踪，所以其通常会被用在闭环跟踪电路中。锁相环的作用是使电路上的时钟与某一外部参考时钟的相位同步。锁相环在航天、雷达、通信、计算机和测量仪表等领域应用极为广泛，并已经成为各种电子器件中必不可少的部件。而现今电子技术数字化发展的趋势越来越明显，锁相环的数字化也将是一个必然的发展方向。因此，对数字锁相环的研究和应用也得到了越来越多的关注。数字锁相环不仅继承了数字电路的可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电压和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，所以对数字
11、锁相环的研究是非常有必要的。1.2. 国内外研究状况1.2.1. 锁相环技术发展概况早在 20 世纪 30 年代，在同步接收器中锁相技术已被应用，为同步检波提供了一个本地参考信号，此信号与输入信号载波具有相同频率和相同的相位，使同步检波具有能在低信噪比条件下工作且没有大信号检波的一系列失真，而受到人们的广泛关注。但因为其成本高以及电路构成的复杂性等原因，当时没有被广泛应用。而 1943 年是锁相环路的一次转折，此时它被普及应用在黑白电视机水平同步电路中，用来减少噪声对同步的影响，使电视图像的同步性得到极大的改善。1954 年，锁相环又进一步的被用于彩色电视机的色同步信号提取，越来越被人们所熟悉
12、。1956 年，锁相环在空间技术中得到了应用，被用于国外发射的第一批人造卫星上。这些人造卫星上载有低功率连续波发射机，而接收的距离一般在数百乃至数千公里以上，因而在地面上接收到的信号是非常微弱的，又因为有发射机振荡器的频率漂移及多普勒频移，所以接收机的带宽必须很宽，但是噪声的强度又与带宽成正比，因此性噪比就会相当低。而要把深埋在噪声中的信号提取出来就需要采用锁相环路做成的窄带锁相跟踪接收机才行，这是普通的接收技术无法满足的。随着空间技术的快速发展，人们对锁相环路及其原理的探讨也更深入了，推动着锁相技术的快速发展。六十年代以后，锁相技术就在通信、航天、雷达、航海、测量仪表、计算机、红外、原子能、
13、激光、电视、立体声、马达控制以及工业、地质等技术部门获得了广泛的应用。2由于锁相环路在电子技术各领域的广泛应用，使它逐渐成为电子设备中常用的一种基础部件，为便于调整、降低成本和提高可靠性，使它在各种电子设备中更好地发挥作用，因此迫切希望把它集成化、数字化、小型化和通用化 1。1.2.2. 现状和发展 目前，数字锁相环也已经在市场上有一些通用的产品，但是作为实际的一个项目或是一个特殊的项目，还需要不同的锁相电路特性进行设计。一些已经商用的产品可能不能满足项目设计的需求，例如有些现成的产品可能成本比较高、体积很大、资源浪费较多，有些可能无法完全满足设计性能的要求。所以还需要有关人员进行积极的设计、
14、开发新的数字锁相环路。1.3. 论文研究内容在进行毕业设计之前，首先要理解锁相环的工作原理和主要性能指标，已及其各种实现方案。学习掌握数字电子技术和 EDA 设计方法（包括 CPLD 芯片结构、VHDL 语言编程等），然后通过 VHDL 语言设计程序来实现全数字锁相环。再根据设计的程序实现各个模块，同时通过 MAXplus II 软件进行仿真检验。仿真结果证实了该设计的正确性。3第 2 章 锁相环工作原理及应用概述2.1. 锁相环简介锁相技术是使被控振荡器的相位受标准信号或外来信号控制的一种技术。用来实现与外来信号相位同步，或跟踪外来信号的频率或相位。广泛应用在超外差接收中进行自动频率控制、标
15、准信号的倍频和分频、空间技术和频率合成中。锁相环是一个相位负反馈控制系统。 它对压控振荡器输出信号与输入信号之间的相位进行比较，从而产生一个相位误差电压，用此电压来控制压控振荡器的频率输出，使其达到与输入信号的频率相同为止。在环路开始工作时，通常输入信号的频率与压控振荡器未加控制电压时的振荡频率是不同的，由于两信号之间存在固有频差，他们之间的相位差必定会一直变化，会不断地变到超过 2，而鉴相器的特性是以 2 为周期，结果鉴相器输出的误差电压就在某一范围内摆动。在这种误差电压控制下，压控振荡器的频率也就在相应的范围内变化。若压控振荡器的频率能够变化到与输入信号频率相等，便有可能在这个频率上稳定下
16、来（当然只有在一定的条件下才可能这样）。达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差电压为一固定值，这时环路就进入锁定状态。锁相环使我们世界的一些部分有序化。如果我们打开电视，锁相环会保证图象的头在上，脚在下面。彩色电视机中其他锁相环可以保证绿色是绿色，红色是红色（即使政治家主张颠倒才是真理）。锁相环电路使一个特殊系统跟踪另外一个系统。更确切地讲，锁相环是一个使（由振荡器产生的）输出信号与参考信号或者输入信号在频率和相位上同步的电路。在同步（通常称为锁定）状态，振荡器输出信号和参考信号之间的相位差为零，或者保持常数。如果出现相位误差，一种控制机理作用到振
17、荡器上，使得相位误差再次减小到最小。在这样的控制系统中，实际输出信号的相位锁定到参考信号的相位。因而我们称之为锁相环。2.2. 锁相环的工作原理（1）一般压控振荡器的输出信号会经过采集并分频； （2）上面所输出的信号和基准信号同时输入鉴相器； （3）鉴相器通过比较两个信号的相位差，然后输出一个直流脉冲电压； （4）控制压控振荡器（VCO），使输出信号的频率改变； （5）在经过一个很短的时间内，VCO 的输出信号就会稳定在某一期望值。从上可以看出，大致有如下框图：滤波器LPF鉴相器PD振荡器VCOud(t) uc(t) uo(t)ur(t)图 2.1 锁相环的基本结构4设参考信号为（2-1）)(
18、sin)(tUturrrr 式中 Ur 为参考信号的振幅， r 为参考信号的载波角频率， r(t)为参考信号以其载波相位 r(t)为参考时的瞬时相位。若参考信号是未调载波时，则 r(t)= r=常数。设输出信号为（2-2）)(si)(ttooo式中 Uo 为输出信号的振幅， o 为压控振荡器的自由振荡角频率， o(t)为输出信号以其载波相位 o(t)为参考的瞬时相位，在 VCO 未受控之前它是常数，受控后它是时间的函数。则两信号之间的瞬时相差为（2-3）)()()()() ttttt orororre 由频率和相位之间的关系可得两信号之间的瞬时频差为（2-4）dtdtore )()(鉴相器是相
19、位比较器，它把输出信号 uo(t)和参考信号 ur(t)的相位进行比较，产生对应于两信号相位差 e(t)的误差电压 ud(t)。环路滤波器的作用是滤除误差电压 ud(t)中的高频成分和噪声，以保证环路所要求的性能，提高系统稳定性。压控振荡器受控制电压 uc(t)的控制，u c(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。因此锁相环的工作原理可简述如下：首先鉴相器把输出信号 uo(t)和参考信号 ur(t)的相位进行比较，产生一个反映两信号相位差 e(t)大小的误差电压 ud(t)，u d(t)经过环路滤波器的过滤得到控制电压 uc(t)。u c(
20、t)调整 VCO 的频率向参考频率靠拢，直至最后两者频率相等而相位同步实现锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。锁相环路在锁定后，不仅能使输出信号频率与输入信号频率严格同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用 2。2.3. 全数字锁相环的应用数字锁相环是一个半
21、模拟的电路，电路中还应用了像电容，RC 滤波器，振荡器等一些模拟器件。而模拟器件的关键参数是会因为其的离散而改变，并且数字锁相环的中心频率会受到内部芯片上的电容的影响，所以在应用时还需进行调整。还有器件的老化和温度都会影响到数字锁相环的性能。全数字锁相环与旧的数字锁相环相比，可以解决这些模拟电路的问题，因它是全数字信号的系统，环路中只含有了逻辑器件。全数字化锁相环的共同特点是：5（1）在全数字锁相环路中，因模拟量转变为了数字量，其所引入的离散控制造成的误差和量化误差，只要系统设计得当，均可以被忽略。（2）电路完全数字化，使用逻辑门电路和触发器电路组成。因此在系统中只有“截止”和“导通”两种工作
22、状态，使其受到外界和电源干扰的可能性大大减小，这样电路就比较容易集成，易于制成全集成化的单片全数字锁相环路，系统的可靠性将大大提高。（3）全数字锁相环路，还缓和甚至消除了模拟锁相环路中电压控制振荡器（VCO）的非线性，运算放大器和鉴相器的零点漂移，环路中使用晶体管和运算放大器后而出现的饱和等对环路性能的影响。（4）数字锁相环路的整个环路部件都可以直接用微处理机来模拟而实现。因数字锁相环具有环路带宽和中心编程频率可调、精度高、易于构建高阶锁相环、不受温度和电压影响等优点。且随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去，构成一个片内锁相环。因
23、此，数字锁相环已被广泛应用在各个领域，如无线电电子学、数字通信及电力系统自动化等。举个简单的例子：例如数字锁相环在频率合成电路中的应用在现代电子技术中，为了得到高精度的振荡频率，通常采用石英晶体振荡器。但石英晶体振荡器的频率不容易改变，利用锁相环、倍频、分频等频率合成技术，可以获得多频率、高稳定的振荡信号输出。输出信号频率比晶振信号频率大的称为锁相倍频器电路；输出信号频率比晶振信号频率小的称为锁相分频器电路。锁相倍频分频电路组成框图如图 2.2 所示 3：图2.2 锁相倍频分频电路组成框图图中的 N 表示，当 N 大于 1 时，为分频电路；当 N 小于 1 时，为倍频电路。2.4. 全数字锁相（ADPLL）环模块以及模块简介全数字锁相环（ADPLL）是一个完全数字化的系统，系统中只含有逻辑器件组成，且整个系统中只有数字的信号，因此不需要 A/D 或 D/A 转换就可直接运用到数字系统中，方便系统集成化。数字锁相环的一般组成如下图 2.3 所示，主要由数字鉴相器、数字环路滤波器、数字压控振荡器三部分组成。fi=Nfouofofiui晶振电路Nf0鉴相器 低通滤波器 压控振荡器
