EDA60进制计数器设计(共4页).doc

EDA技术课程实验报告学生姓名：所在班级：指导教师： 记分及评价： 报告满分3分得 分 一、 实验名称实验6：60进制计数器设计二、 任务及要求【基本部分】1、在QuartusII平台上，采用文本输入设计方法，通过编写VHDL语言程序，完成60进制计数器的设计并进行时序仿真。2、设计完成后生成一个元件，以供更高层次的设计调用。3、实验箱上进行验证。【发挥部分】 在60进制基础上设计6进制计数器，完成时序仿真。三、 实验程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sixth isport(clk:in std_logic; co:out std_logic;-jin wei qh:buff