EDA实验报告时序电路(共14页).docx

专用集成电路设计实验报告实验78 时序逻辑的特性姓名：戴士珺学号：1402130124班级：电科1301指导老师：赵岩1、 实验目的理解CMOS静态传输门寄存器的结构和时序特性。了解SPICE仿真模型、门级（RTL级）仿真模型、电路综合模型之间的区别。2、 实验内容静态CMOS传输门主从正沿触发寄存器的结构如下图所示。a) 描述其工作原理。b) 设使用0.25um工艺，NMOS管的尺寸为L = 0.250um，W = 0.375um；PMOS管的尺寸为L = 0.250um，W = 1.125um。仿真反相器和传输门的延时。c) 计算寄存器的建立时间、保持时间、传播延时。d) 根据（c）中计算出的时序特性参数，调整D和CK之间的相位关系，使用SPICE分别仿真D的变化满足建立时间要求、不满足建立时间要求、满足保持时间要求、不满足保持时间要求的情况。答：a）工作原理：当时钟处于低电平时（CLK=0），T1导通T2关断，输入D被采