EDA考试题目+答案(共7页).doc

. . . . .简答：1.VHDL中变量与信号的主要区别一、 变量是一个局部量，只能在进程和子程序，无延时，立即发生，主要作用是在进程中作为临时的数据存储单元。二、 信号是一个全局量，有延时，进程只对信号敏感，不对变量敏感比较对象信号SIGNAL 变量VARIABLE基本用法用于作为电路中的信号连线用于作为进程中局部数据存储单元与Verilog对比信号赋值类似于非阻塞式赋值变量赋值类似于阻塞式赋值适用范围 在整个结构体内的任何地方都适用只能在所定义的进程中使用行为特性 在进程最后才对信号赋值，有延时立即赋值，无延时从VHDL语句功能和行为仿真来看，信号与变量的差异主要表现在接受信息的方式和信息保持与传递的区域大小上。（1）如：信号可以设置传输延迟量，而变量则不能；（2） 如：信号可作为模块间的信息载体，如在结构体中个进程间传递信息；变量