预习报告一、实验目的 1 了解实验箱中8 位七段数码管显示模块的工作原理。2 熟悉VHDL 硬件描述语言及设计专用数字集成电路的自顶向下的设计思想。3 掌握利用CPLD/FPGA 设计8 位七段数码管扫描显示驱动电路的方法。二、实验设备 1 计算机（配置为：P4 CPU 128M 内存）； 2 MAX+plus 开发工具软件；3 EL 教学实验箱； 4 万用表； 5 DS 5022M 型双踪数字示波器； 三、扫描原理为了减少8 位显示信号的接口连接线，实验箱中的数码显示采用扫描显示工作模式。即8 位数码管的七段译码输入（a,b,c,d,e,f,g） 是并联在一起的，而每一个数码管是通过一个 位选择sel2.0来选定的。sel 与数码管之间是一3-8 译码的关系，即sel 为“000” 时，选中第一个数码管，sel 为“111” 时，选中第八个数码管。四、设计任务本实验要求在给定子模块程序的基础上，画出设计原理图。自行编写顶层模块程序，完成扫描显示驱动电路的设计，实现在8 个数码管上轮流显示字
