异步时钟域数据复用设计201122070345 吴艳兵1,设计思路： 在FIFO的输入端是两路数据同时输入，但要将第二路DIN的数据插入TS_IN的空帧当中，就需要将DIN进行存储，由于DIN的时钟频率比TS_IN的频率低，因此需要异步的FIFO来实现复用，而TS传输流中的空帧足够多，这就保证了能够将DIN的数据不丢失的插入到TS_IN的空帧中去，并输出，而且是按照TS传输流格式进行传输。这里因为TS_IN的空帧中有7个是空位，因此我选择FIFO的存储深度为16个8位的，这样能够保证在存到一半左右的数据时就会从FIFO中读取数据输出，而保证了FIFO不会被存满的情况。2，设计流程：本次设计分为3个模块。第一个模块，分为四种状态。1) ,CHECKOUTTWO（开始检测输出模式），此状态在SYNC高电平到来的时候就进入，然后检测后来数据是否是EE：是，则进入OUTTWO（模式二确定状态）；不是，则进入OUTONE（输出模式一态），输出的是TS_IN的数据，并且FIFO继续存储DIN的数据。2) ，OUTTWO（模式二确定状态）
