TX Engine发送器负责发送并传输posted，non_posted和完成包。本参考设计可以产生并传输MWR,MRd和完成包，用来满足存储器读和DMA写请求。消息和错误报告包，如不在支持范围内的请求，完成包超时和中断请求。都由硬核通过一定的信号机制产生。因此不需要用户逻辑去产生与这些类型的TLPs相对应的header；用户逻辑只需要监视这些情况是否发生了，一旦他们其中之一发生了，便通知硬核。完成包超时的逻辑在本参考设计中将不会涉及到。另外，I/O包在本参考设计中也不予支持。数据包依靠来自 DMA Control/Status Register File的请求而产生，它们通过 TRN的TX接口被传输到硬核上。Posted Packet GeneratorPosted包生成器接受来自DMA Control/Status Register File的写DMA请求，并产生可以用来完成本次写DMA操作的header。这些包头被放置在一个小的FIFO中，以便被TRN状态机读取。该生成器由两个模块组成：l Posted包分割器l Posted合成器Post
