pcb走线时延估算方法(共12页).doc

上传人:晟*** 文档编号:6225702 上传时间:2021-08-24 格式:DOC 页数:12 大小:954.50KB
下载 相关 举报
pcb走线时延估算方法(共12页).doc_第1页
第1页 / 共12页
pcb走线时延估算方法(共12页).doc_第2页
第2页 / 共12页
pcb走线时延估算方法(共12页).doc_第3页
第3页 / 共12页
pcb走线时延估算方法(共12页).doc_第4页
第4页 / 共12页
pcb走线时延估算方法(共12页).doc_第5页
第5页 / 共12页
点击查看更多>>
资源描述

信号在PCB走线中传输时延(上)来源:一博科技 更新时间:2014-2-15 摘要:信号在媒质中传播时,其传播速度受信号载体以及周围媒质属性决定。在PCB(印刷电路板)中信号的传输速度就与板材DK(介电常数),信号模式,信号线与信号线间耦合以及绕线方式等有关。随着PCB走线信号速率越来越高,对时序要求较高的源同步信号的时序裕量越来越少,因此在PCB设计阶段准确知道PCB走线对信号时延的影响变的尤为重要。本文基于仿真分析DK,串扰,过孔,蛇形绕线等因素对信号时延的影响。 关键词:传输时延, 有效介电常数,串扰 DDR 奇偶模式 1.引言 信号要能正常工作都必须满足一定的时序要求,随着信号速率升高,数字信号的发展经历了从共同步时钟到源同步时钟以及串行(serdes)信号。在当今的消费类电子,通信服务器等行业,源同步和串行信号占据了很大的比重。串行信号比如常见PCIE,SAS,SATA,QPI,SFP+,XUAI,10GBASE-KR等信号,源同步信号比如DDR信号。 串行信号在发送端将数据信号和时钟(CLK)信号通过编

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 实用文档资料库 > 公文范文

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。