Verilog课程设计-洗衣机控制器 设计要求：设计一个电子定时器，控制洗衣机作如下运转：定时启动-正转20秒-暂停10秒-反转20秒-暂停10秒-定时未到，回到“正转20秒-暂停10秒-反转20秒-暂停10秒”；若定时到,则停机发出音响信号。用两个数码管显示洗涤的预置时间（分钟数），按倒计时的方式计时，直到时间到停机；洗涤过程由“开始”信号开始。三只LED灯表示“正转”、“反转”、“暂停”三个状态。设计过程中用三个表示状态的寄存器zz（正转）、fz（反转）、pause（暂停），以及三个寄存器表示LED灯,LED1表示zz；LED2表示fz；LED3表示pause。用data_out1,data_out2显示预置时间。Beep为音响信号。实验源程序如下： timescale 1ns/1ns /源程序的测试文件module tb_wash;parameter DELY=5;reg clk,start,sure;reg6:0count0;wire b
