Verilog24小时计数器(共7页).docx

VERILOG24小时多功能数字钟的设计班级：自动化 学生：XXXXX 学号：XXXXXX1 设计目标 掌握可编程逻辑器件的应用开发技术设计输入、编译、仿真和器件编程；熟悉一种EDA软件使用与实验系统介绍 ；掌握Verilog HDL设计方法，设计一个多功能数字钟，满足以下要求： 能显示小时、分钟、秒钟（小时以24进制,时、分用显示器，秒用LED）； 能调整小时、分钟的时间； 复位；2 实验装置586计算机，MAX+plus 10.2软件，专用编程电缆，EDA Pro2K数字实验装置等。3 设计步骤和要求 在MAX+plus 10.2软件中，输入设计的原理图，采用Verilog HDL输入方式，采用分层模块的设计方法设计电路 对电路进行仿真分析； 选择器件，分配引脚，重新对设计项目进行编译和逻辑综合； 对EDA Pro2K数字实验装置中的FPGA器件进行在系统编程，并实际测试电路的逻辑功能（用实验板上的译码显示电路显示结果）；4 具