Cache低功耗结构设计技术现状一. 概述纵观计算机系统和微处理器的发展，随着半导体加工工艺水平的不断提高，CPU和存储器的性能都有了很大的提高。CPU频率的提高，必然要求系统中存储器的存取速度要提高，还要求其容量要增大。主存储器DRAM容量的提高还是比较快的，但是DRAM读取时间的提高却很慢。从而在速度上与CPU主频的提高产生了极不相配的情况，这样会影响整个系统的性能。CPU设计的问题之一就是解决高速CPU和低速DRAM之间的平衡或匹配问题，以求系统性能的整体提高。在它们之间加入高速缓冲存储器Cache，就是这个问题的解决方案之一。1) Cache的工作原理 从分级存储器体系结构来看，系统执行程序时，被访问的数据从下向上移动，当该数据被上移的新数据替换时，便又向下移动。一般来说，某级存储器中的数据是存储在下一级上数据的一个子集。Cache的存储区划分成行（line），也称为块（block），它与下一级存储器之间以块为单位交换信息。若CPU发出读请求，并且cache中相应数据存在，就可以从cache中读出，这称为命中（hit），否则称为未命中或缺失（miss）。
