杭电计组实验5-存储器设计实验9页.doc

杭州电子科技大学计算机学院实验报告实验项目： 课程名称：计算机组成原理与系统结构设计姓名： 学号： 同组姓名： 学号： 实验位置（机号）： 实验日期： 指导教师： 实验内容（算法、程序、步骤和方法）1、 实验目的（1） 掌握灵活应用Verilog HDL进行各种描述与建模的技巧和方法。（2） 学习在ISE中设计生成M恶魔人员IP核的方法。（3）学习存储器的结构及读写原理，掌握存储器的设计方法。2、 实验仪器 ISE工具软件三、步骤、方法（1）在ISE的工程目录里生成一个扩展名为Test_Mem.coe。该文件是用于Memory IP核的初始化文件。文件包括两行，memory_initialization_radix=16;memory_initialization_vector=00000820,00632020,00010fff,20006789,FFFF0000,0000FFFF,88888888,99999999,aaaa