1、（2011届）毕业设计题目简易数字存储示波器的设计姓名专业电子信息工程班级学号指导教师导师职称2011年5月20日I简易数字存储示波器的设计摘要随着IC集成电路技术的发展，EDA电子设计自动化技术逐渐成为模拟与数字集成电路系统设计的重要手段。本设计正是基于EDA设计的毕业论文。本论文首先对EDA技术和可编程逻辑器件的发展概况作简单的介绍；然后对数字存储示波器的工作原理和示波器的发展历程进行介绍和分析；接着介绍使用FPGA进行开发设计的优点以及VHDL语言和ISE软件的特点，接下来分别对数字存储示波器的各个模块作设计介绍；最后是关于EDA技术的前沿发展趋势以及完成毕业设计过程中的几点心得体会。本
2、论文的难点在于控制器的逻辑设计和用EAB（嵌入式阵列块）实现FIFO数据存储的设计，通过使用状态机的逻辑控制实现ADC的控制，通过相关的逻辑程序的设计可以看出VHDL语言具有很多的优势和特点。示波器作为一种电子测量中最常用的仪器，它可以用来观察各种波形的形状，并直观地显示出波形和时间的关系。数字存储示波器的原理是首先通过模/数转换把要测量的模拟信号转变为数字信号，然后存入存储器中，最后在显示时，又通过数/模转换器重新恢复为模拟信号，再显示在显示器上。关键词数字存储示波器，有限状态机，EDA，VHDL，FPGAIIDESIGNOFSIMPLEDIGITALSTORAGEOSCILLOSCOPEA
3、BSTRACTALONGWITHTHEICINTEGRATEDCIRCUITTECHNOLOGYDEVELOPMENT,EDAELECTRONICDESIGNAUTOMATIONTECHNIQUEHASBECOMETHEIMPORTANTMEANSABOUTANALOGANDDIGITALINTEGRATEDCIRCUITSYSTEMDESIGNTHISDESIGNWASBASEDONTHEEDATECHNIQUETHISPAPERINTRODUCETHEDEVELOPMENTSITUATIONOFEDATECHNOLOGYANDPROGRAMMABLELOGICDEVICESFIRSTTHE
4、NREVIEWWITHDEVELOPMENTPROCESSABOUTTHEDIGITALSTORAGEOSCILLOSCOPETHENDESCRIBESTHEUSEOFTHEADVANTAGESOFFPGADESIGNANDDEVELOPMENTOFLANGUAGEANDVHDLISESOFTWAREOFDIGITALRESPECTIVELYCHARACTERISTICS,THENTHEOSCILLOSCOPEDESIGNEACHMODULEAREINTRODUCEDFINALLYISABOUTEDATECHNOLOGYDEVELOPMENTTREND,ANDCOMPLETEFRONTIERI
5、NTHEPROCESSOFGRADUATIONDESIGNSOMECOMMENTSTHEDIFFICULTYOFTHISPAPERWITHTHELOGICALDESIGNANDCONTROLLEREABEMBEDDEDARRAYBLOCKSOFDATASTOREFIFOIMPLEMENTEDTHROUGHTHEUSEOFSTATEMACHINEDESIGNANDREALIZATIONOFTHECONTROLLOGICCONTROLTHROUGHRELEVANTADC,THELOGICPROGRAMDESIGNCANSEEVHDLLANGUAGEHASALOTOFADVANTAGESANDCHA
6、RACTERISTICSASAKINDOFELECTRONICMEASUREMENTOSCILLOSCOPETHEMOSTCOMMONINSTRUMENT,ITCANBEUSEDTOOBSERVEVARIOUSWAVEFORMSHAPE,ANDINTUITIVELYSHOWSWAVEFORMANDTIMERELATIONSHIPTHEPRINCIPLEOFDIGITALSTORAGEOSCILLOSCOPEISFIRSTBYD/ATRANSFORMATIONTOMEASUREDANALOGSIGNALSINTODIGITALSIGNALS,THENDEPOSITEDINTHESTORAGEAN
7、DFINALLYINSHOWS,ANDTHROUGHSEVERAL/MODECONVERTERRESTOREFORANALOGSIGNALS,THENDISPLAYEDINTHEDISPLAYKEYWORDSDIGITALSTORAGEOSCILLOSCOPE，FINITESTATEMACHINE，EDA，VHDL，FPGAIII目录摘要IIIABSTRACTIV1绪论111数字示波器概述1111数字存储示波器的基本原理与特点2112数字存储示波器的发展状况212EDA技术的发展概况313VHDL硬件描述语言简介414论文的选题和意义415论文的主要工作52系统的总体设计任务和方案分析621系
8、统功能的定义和描述622数字存储示波器的主要功能和技术指标7221输入模拟信号的处理7222数字信号的存储8223信号的还原8224系统的控制823采样方式的选择924ADC控制器的设计概念103数字存储示波器硬件电路的设计1231前向通道设计12311阻抗变换电路12312程控增益电路13313抗混叠低通滤波电路14314电平移位电路15315触发电路16316A/D转换部分1732单片机和FPGA系统控制部分18321FPGA控制部分18322时钟产生模块19323键盘逻辑控制模块20324FIFO存储器的逻辑模块22325ADC控制器模块24326键盘译码26327锯齿波产生模块2732
9、8单片机部分2933附属电路的设计30331时钟电路30IV332复位电路31333键盘电路31334LCD显示电路3234后向通道设计334数字存储示波器FPGA部分仿真和测试3641ADC0809控制模块仿真3642键盘译码模块的仿真3743时钟分频模块的仿真3744译码模块仿真38结论39参考文献40致谢42附录43毕业设计01绪论20世纪70年代，数字存储示波器逐渐开始迅速的发展起来。数字存储示波器和普通模拟示波器有所不同，数字存储示波器并不是简单的将模拟信号存储在存储器上，而是首先将输入的模拟信号数字化，而后存入数字存储芯片中。由于系统内部都是数字化的，所以它可以很方便的实现对信号的
10、长期储存和对信号进行各种复杂运算的操作。例如数字存储示波器通常可以对波形进行频率，幅值，平均值，峰峰值等参数的测量和计算。数字存储示波器的出现极大的压缩了普通模拟示波器的生存空间。从今后发展的趋势来看，数字存储示波器很有可能完全取代模拟示波器。未来的数字示波器将向液晶显示和高分辨率彩色显示的目标逐步发展，最终为用户提供良好的使用感受1。本论文将采用单片机和FPGA高速可编程逻辑器件联合控制的方式，再加上DA转换芯片，FIFO存储器和AD转换芯片等，利用EDA软件辅助设计，构建一个功能全，体积小，模块化的数字存储示波器硬件平台，提供了一种只需低成本就能够对传统示波器进行数字化改造的方案。11数字
11、示波器概述示波器是电子测量中一种最常用的仪器，几乎每一个做电子工作的人员都需要一台。它可以用来观察、测量并且记录各种瞬时和连续的信号变化现象，并以直观的方式显示出来。示波器直观的显示方式可以帮助检测人员更好的理解波形的现象，因此示波器从一开始就得到人们的广泛关注。通常我们使用的示波器产生的图形是一个二维的波形，电压信号经由系统调整后显示在显示器的垂直方向上，而水平方向上显示时间矢量的值。最早的示波器是模拟方式的，由显像管来作为现实器件，显像管的工作原理和家用的电视机类似，显像管内部有高速电子枪，电子枪不停地发射出电子，发出的电子通过电子枪边上偏转磁场偏转后，击打屏幕上的发光物质上发出光亮。然而
12、模拟示波器却有一个致命的缺点，它只能观测周期性的信号。对于非周期性的单次脉冲信号，模拟示波器是无能为力的，有时甚至是不可能的。为了能够将各种信号无失真地显示并存储起来，就需要用到数字技术。数字存储示波器的发展和模/数转换器（ADC）的发展不可分割。数字示波器通过ADC把模拟形式的输入转换为离散的数字信号，并保存在数字存储器中。存储数据正是数字技术所善于的。当波形需要被显示出来的时候，示波器就从存储器中读出这一连串的数据，经过相应数/模转换芯片转换后重现电压时间关系的波形。目前市场上数字示波器已逐步取代模拟示波器成为市场的主流选择，在可预见简易数字存储示波器的设计1的将来，可能将完全地取代传统模
13、拟示波器2。本论文设计的数字存储示波器能够应用于实验教学中。在实验教学中示波器有非常重要的作用。同时本设计是对通用示波器进行改造，实现了数字存储功能，这样可以节约资源。111数字存储示波器的基本原理与特点数字存储示波器，它是用A/D把模拟信号转换成数字信号，然后存储在半导体存储器中，需要时再从存储器中取出相应的数据，通过相应的D/A转换器，再恢复成模拟量显示在荧光屏上。所以这种示波器的性能主要取决于进行信号处理的A/D、存储器和微处理器3。和模拟示波器相比，数字存储示波器具有许多特点，主要表现在以下几个方面1、能长时间的保存信号由于数字存储示波器是把波形用数字方式存储起来，存储的时间可以无限的
14、延长。这对于观察单次脉冲信号极为重要，如单次冲击波，放电现象等。2、波形的存储取样与波形的显示是独立的分开的两个阶段，对高速信号可以采用较高的取样和存储速度进行，对低速信号可以采用较低速率进行取样和存储；在显示部分，可以采用一个固定的读取速度，因而可以获得清晰而稳定的波形，可以不受约束的观测速度极慢的信号，这是模拟示波器不能做到的。同样的，对于观测高速信号来说，数字示波器可以采用降速显示的方式。3、测量准确度高由于采用了晶振做高稳定时钟，数字存储示波器具有很高的测时准确度。同时，高分辨率的AD转换器也使得幅度的测量精确度大大提高。4、示波器具有很强的数据处理能力由于内部使用了微处理器做数据处理
15、，数字存储示波器能实现多种参数的测量和显示，例如上升时间，下降时间，峰峰值，脉宽等参数，能对波形进行频谱分析，实现平均值，取上下限等多种复杂的运算处理。5、可以和外部进行数据通信由于有了外部数据接口，数字存储示波器可以很方便的将存储的数据送到计算机或其他的外部设备，用过计算机来实现更复杂的数据分析和运算处理。112数字存储示波器的发展状况从第一台商用的示波器面世以来，示波器的发展经历了六十余个年头，以下就从时间方向来看下示波器的发展状况毕业设计2电子示波器起始于上世纪四十年代，国泰克公司率先研发出带宽为10MHZ的同步示波器用于观察、检测雷达等军事设施，这是世界上第一台示波器，也是近代示波器的
16、鼻祖。基于半导体技术和电子计算机的发展，到上世纪五十年代的时候，电子示波器的带宽已经可以达到100MHZ的水平了。转眼到了七十年代，模拟示波器的发展达到了当时的顶峰水平。但从此以后模拟示波器逐渐地走向了低谷，开始让位于数字示波器。其中最根本的原因在于如果模拟示波器想要提高到更高的带宽，就需要整体系统的全面升级。而示波管等基于材料等外部因素很难有大的提升，而且升级的成本很高。但数字示波器想要增加带宽则只要提高采集电路的A/D转换器的性能就可以了。而且数字存储示波器拥有数字存储、预触发等先进的功能，所以大公司们纷纷将视线转向数字示波器，数字存储示波器的发展很快超过了模拟示波器。进入九十年代，数字示
17、波器带宽普遍提升到了1GHZ以上，性能开是全面超越模拟示波器，数字示波器所拥有的功能变得更加好用、方便，而且还出现了数字示波器模拟化得现象。近几年，中国本土的示波器行业也得到了长足的发展，国外厂商一路垄断的情况有多好转。但就客观来说，我国目前在示波器行业仍然处于起步发展的阶段，距离国际一流的示波器厂商仍有比较大的距离。国内生产示波器的主要厂家有西安红华无线电厂、上海无线电二十一厂、辽宁无线电二厂、北京普源精电科技有限公司、江苏绿扬集团等8。12EDA技术的发展概况本次设计将采用EDA技术进行设计和开发。EDA技术是电子设计自动化的缩写，由20实际末的CAD、CAM、CAT、CAE技术发展而来。
18、EDA技术的目的在于解放设计人员的思想，不再仅仅局限于各种元器件，而是把视线关注到硬件的描述上来，而由软件自动完成逻辑的编译、化简、分割、综合、优化、布局、布线和仿真等工作。近年来EDA技术发展迅猛,为教学、科研、产品设计与制造等提供了优良的开发环境。在教学方面，很多大学都开设了专门的EDA课程，其中特别是电子信息类专业的学生，EDA工具成为他们的必修课程，通过教学和实验相结合的教学模式，学生在学校里很好的掌握了EDA开发的基本原理和步骤，学校进一步通过毕业设计、竞赛等方式提高学生自主创新的开发能力，为社会培养了大量的先简易数字存储示波器的设计3进技术人才。在科研方面，EDA技术主要用于新技术
19、的创新和仿真，直接将设计出来FPGA/CPLD器件应用到仪器设备中，由此可以大大加快产品的研发效率，减小产品的开发周期。与传统的设计方法相比，应用EDA技术开发出来的产品体积更小、技术含量更高。在未来的电子开发领域，只有掌握了EDA技术才能拥有与世界电子竞争的能力，EDA技术作为科研根本源动力，已然成为电子设计的核心。在产品设计与制造方面，从各种高性能的芯片到各式各样的家用电器，在它们的内部我们都能看到EDA技术的身影。EDA技术不单是应用于初期的仿真测试,而且也在电路板的制作、生产与焊接等过程有重要作用。可以说EDA技术已经成为电子工业领域不可缺少的技术支持。13VHDL硬件描述语言简介硬件
20、描述语言（HDL）是硬件设计者和EDA工具之间的界面。设计者使用HDL来描述自己的设计方案（或设计要求、设计意图），并把这个描述告诉给EDA工具，最后再EDA工具的帮助下进行详细的设计验证。在HDL形成发展以前，已经有了众多的、标准化的程序设计语言，例如C、PASCAL、FORTRAN等，他们适合于描述过程的算法，但不适合于描述硬件。各公司在发展自己的EDA工具的同时，必然要发展一种与之配套的HDL，用户一旦选择了某种EDA工具，就被束缚在设计环境里了。为了解决这个问题，美国国防部于1987年12月率先提出了VHDL语言并被IEEE组织定为标准的HDL。至此，各EDA公司相继推出自己的VHDL
21、环境，或宣布自己的设计工具可以和VHDL接口，VHDL就逐步演变为工业标准。综合起来讲，VHDL语言具有如下优点41、设计技术齐全、方法灵活、支持广泛2、系统硬件描述能力强。3、VHDL的硬件描述和生产工艺技术无关。4、VHDL语言标准、规范、易于共享和重复利用5、产品上市能力快，成本低14论文的选题和意义近年来，随着数字集成电路技术的飞速发展，数字存储示波器逐渐成为电子测量工具中基础的工具，而示波器本身也正在往宽带化、模块化、网络化等方向发展。数字存数示波器的最大优点在于其强大的数据分析能力，其拥有的各种测量参数都是模拟示波器时代无法想象的。毕业设计4那么，模拟示波器如何才能够转变为具有数字
22、存储能力的数字示波器呢这就是本次毕业设计所要完成的工作。通过本次设计所介绍的方法，我们可以使用很小的资金投入完成对普通模拟示波器的数字化改造，通过这样的改造不仅可以实现数字化的功能，更可以在改造中锻炼实际操作能力。本设计的做法是单独设计一个具有数据采集、数据存储、数据测量的逻辑电路模块，这个模块与模拟示波器互相独立，实际上就是对通用示波器显示之前的部分进行改造，从而实现数字存储的功能。改造后的示波器主要用于个人实验和教学。这样既可以实现数字存储示波器的功能又不会增加太多的资金投入。这对于提高教学实验和科研的水平有很大益处。15论文的主要工作本论文将综合研究FPGA技术，单片机技术，模拟集成电路
23、技术，SOPC（SYSTEMONCHIP）技术，显示技术等一系列较为先进的方法和技术，以FPGA为硬件核心电路，基于SOPC技术和单片机技术设计实现数字存储式示波器。论文的主要工作如下1对FPGA，SOPC，PCB和单片机等方面的理论知识及其最新技术和最新方法进行学习和研究。2根据系统的功能进行整体方案的设计。3数字存储示波器系统数字硬件电路的设计与实现。4进行系统逻辑功能的设计，仿真与调试。5数字存储示波器信号采集、数据存储、后向通道的设计研究。论文工作的难点是1高稳定度，高精度，高分辨率，高速转换速率的实现。2全数字化的控制技术的实现方法。3将各种功能模块以VHDL形式构建，并在一块FPG
24、A芯片及单片机上实现。4硬件电路的制作与调试。5整合各模块总体上实现系统的功能。简易数字存储示波器的设计52系统的总体设计任务和方案分析本章主要对数字存储示波器的外部特性进行分析，描述示波器的主要功能以及示波器的输入和输出；阐述实现示波器功能的基本原理、基本框图。21系统功能的定义和描述数字存储示波器是通过模数转换和数字取样工作的数字化示波器。示波器的基本原理图如下所示FPGA被测信号信号调理电路AD转换电路单片机系统触发电路键盘操作指示屏DA/X转换DA/Y转换通用示波器显示器FIFO图21数字存储示波器原理图从图中看输入为被测信号，输出为X、Y信号分别作用于通用示波器的水平和垂直方向，键盘
25、和显示器用于人机接口，显示部分借用通用示波器的显示系统，不对通用示波器作出调整，只作为显示作用。设计要求示波器是时域波形测量仪器，带宽、垂直灵敏度、垂直灵敏度误差、上升时间、扫描时间因数、扫描时间因数误差、触发抖动、触发灵敏度等都是其基毕业设计6本指标。数字存储示波器是采用模/数转换的新型数字化、智能化示波器，垂直分辨率、存储深度、最高采样率、单次带宽、重复带宽、实时带宽和预触发时间都是其特色指标。1、具有单次触发存储显示方式，即每按动一次触发按键，在满足触发条件时，能对被测信号进行一次采集与存储，然后将它连续的显示到屏幕上。2、垂直分辨率为32级DIV，水平分辨率为20级DIV，输入阻抗大于
26、1M。3、设置02SDIV、02MSDIV、20USDIV三档扫描速度，仪器的频率范围DC为50KHZ。4、设置001VDIV、01VDIV、LVDIV三档垂直灵敏度。5、具有单次触发和连续触发两种方式，在连续触发方式下，仪器能连续对信号进行采集、存储并实时显示。6、增加水平移动扩展显示功能，要求存储深度增加一倍，并且能通过操作移动键显示被存储信号波形的任一部分。22数字存储示波器的主要功能和技术指标初始输入信号为模拟信号，而存储方式又是以数字方式存储的，所以应将模拟信号转换为数字信号，然后存储到存储器中，当需要显示的时候，从存储器中读出数据并恢复为模拟信号，并送往普通示波器的Y输入端，在X输
27、入端加入对应的锯齿波信号，采用2维界面观察信号的波形，因此，我们将系统整体分割为数据的采样和处理，信号的存储，系统整体控制，波形显示4个主要方面。221输入模拟信号的处理信号调理电路的作用在于对被测输入信号进行线性处理，使信号符合下一级转换电路对信号范围的要求。输入信号到数字示波器时，首先要经过相关的处理才能给ADC芯片，因为ADC的电压输入范围有一定的要求，通常为05V或02V的。输入的模拟信号，必须根据不同的垂直灵敏度进行相应的调整，一般是放大小电压信号，衰减大电压信号，以符合ADC的输入电压范围。因此，你需要通过使用可调增益放大电路。同时由于设计输入信号带宽为10MHZ的，因此频率范围也
28、要同时满足设计要求，所以在信号发送到ADC之前，我们还可以加一个低通滤波器，以防止对高频信号进行采样，导致频率混叠，最终无法准确恢复原始信号。同时，为了防止因为ADC的输入电压信号过大，从而可能导致烧毁芯片，可以加简易数字存储示波器的设计7入限幅电路。ADC芯片的选择需要考虑很多因素将要测量信号的频率范围决定了ADC芯片的采样频率，ADC的编码位数与垂直分辨率有关。根据这两个条件，选择合适的ADC芯片。222数字信号的存储数字信号的存储是数字存储示波器的关键，通常都采用RAM作为存储器。从结构上来分RAM有两种双端口RAM和通用的RAMSRAM。双端口RAM可以同时进行读、写两个操作，但其控制
29、电路较为复杂，价格也比较昂贵；SRAM则是普通的数据存储器，使用方法简单，价格也便宜。但在本设计中由于采用了内含嵌入式阵列块的FPGA，器件内部本身就具有逻辑阵列和嵌入阵列两种。嵌入阵列由一系列EAB（嵌入式阵列块）组成，可以作为存储器使用，用来构成双口RAM或FIFO。所以本设计选用EAB构成的FIFO（FIRSTINPUTFIRSTOUTPUT先入先出队列）来进行数据的存储，这样既可以减少外接器件又可以提高示波器的可靠性。223信号的还原还原出的信号波形将以存储器中的数据值为Y轴坐标，以信号点所在时钟为X轴坐标，在显示器中由电子管扫描到荧光屏上。步骤如下首先在控制器的控制下通过DAC芯片将
30、存储器中的数字值读出并转换成模拟信号，输送至普通示波器垂直通道，同时向普通示波器水平通道提供对应的锯齿波扫描电压，整合以后显示在荧光屏上就成为了稳定的波形。数字信号的还原通过DAC转换得到的，当采样数据恢复为模拟信号时，速度方面选择一个符合合人们观察的速率即可，只要不会显示时发生闪烁就可以了，尤其是对于高频信号，不必过分追求昂贵的高速DAC，因为被测信号的数据已经存储在存储器中了。当恢复的被测信号经过普通示波器Y通道时，应该是稳定的波形，这就对示波器的X通道和Y通道的同步有所要求，为了实现这种同步，波形数据恢复采用的DA应当和时基信号采用的DA型号一致，这样才能保证X和Y方向上的同步。224系
31、统的控制本设计应该在满足触发条件时能对被测信号进行采集、存储、显示；为了实现示波器功能，控制系统应该满足以下要求（1）设计的仪器应该在满足触发条件时能对被测信号进行采集、存储和显示；（2）当需要将波形显示到屏幕上时，提供一个适当的速度将存储器中的数据恢毕业设计8复至Y通道，并在X通道同样提供一个与Y通道同步的扫描信号；（3）控制系统作为整体系统中关键的部件，相当于人的大脑，也是系统中最复杂的一个部分。其中牵涉到前向通告中输入信号的各种转换变化，采样器件ADC芯片的功能控制，存储器的读写，后向通道的信号恢复以及人机界面等等。能实现上述要求的控制器有如下三种方案可供选择（1）单一采用用大规模集成电
32、路实现，例如现场可编程逻辑器件FPGA；（2）单一用单片机实现，例如现在流行的MCS51系列8位机；（3）用单片机和复杂可编程器件联合共同实现的方法。在以上三种设计方案中，方案（1）这种方法对ADC采样频率的精确控制，存储器的读写操作都比较方便，而且速度也比较快，但在人机接口的设计方面就比较麻烦一些。方案（2）这种方法对单片机的要求非常高，特别是信号的高速处理方面，由于本身单片机的工作频率不高，大大限制了它的运算速度，实现起来是比较困难。方案（3）由单片机作整个系统的管理，由现场可编程逻辑器件FPGA完成高速控制功能，例如用单片机实现对FPGA及整个示波器的管理，用FPGA实现对高速信号的采集
33、和存储。因此本设计选择方案（3），即用单片机和FPGA实现两层控制功能，FPGA进行底层控制，而由单片机组成的最小系统进行顶层控制。23采样方式的选择在现代数字存储示波器中，通常采用的采样方式有两种一种是实时采样，另一种是等效采样。实时采样就是对波形逐点进行采集,可以实时地显示输入信号的波形,因此适用于任何形式的信号波形。按照采样定理，采样的速率必须高于信号中最高频率分量的2倍才能复原出原本信号的摸样；对于周期的正弦信号来说，一个周期内最少应该有两个采样点。而等效采样就是在不同的周期不用的位置通过多次采样而获得并重建信号的波形，但是前提是信号必须是重复的。等效采样通过多次采样,把在信号的不同周
34、期中采样得到的数据进行重组,从而能够重建原始的信号波形。等效采样的采样速度可以很高。简易数字存储示波器的设计9实时采样YYTT等效采样图22实时采样与等效采样示意24ADC控制器的设计概念对A/D转换器进行采样控制，我们一般是采用单片机来实现控制过程的。单片机程序编程简单，而且控制灵活，但缺点也很明显，由于单片机主体晶振频率过低导致其控制周期长，控制速度慢。当A/D转换器本身的采样速度比较高时，控制速度慢的缺点就尤为显现，单片机的运算速度大大的限制了A/D转换的速度，从而拖慢了系统整体的工作效率。为此我们专门设计了VHDL状态机控制逻辑程序来完成对ADC芯片的控制。使用有限状态机的优点1、使用
35、有限状态机摆脱了传统硬件电路的控制方式。状态机并不是根据纯硬件电路来完成预先控制的，而是通过类似于软件的方式进行工作，但状态机又有别于纯软件，在运行方式上类似于控制灵活和方便的CPU，但在运行速度和工作可靠性方面都优于CPU。2、状态机比较容易组成封闭式的运行环境，这对于大规模逻辑电路设计中的竞争冒险现象是一个不错的处理方法。在状态机设计中有多种设计方案可以消除电路中的毛刺现象。3、与其他语言相比较，VHDL状态机的表述层次分明，结构清晰，可读性较高。从运行的速度方面来看，尽管CPU和状态机都是按照时钟节拍以顺序方式工作的，但是CPU按照的是指令周期，以逐条执行指令的方式运行的；每执行一条指令
36、，都要经过一个固定的指令周期，而一个指令周期又由多个机器周期构成，一个机器周期又由多个时钟节拍构成；一个完整的程序往往有成百上千毕业设计10条指令。当整个程序走完的时候，就花费了相当大量的时间。相比之下，状态机有关的状态变化周期只有一个时钟周期，而且，基于VHDL并行执行的语言特点，在每一进程中，状态机还可以同时完成许多并行的运算和控制操作，这就相当于拥有了CPU的流水线功能，所以，一个完整的控制程序即便由多个并行的状态机构成，其完成的效率也远远高于普通的CPU。一般由状态机构成的硬件系统比CPU构成的工作速度要高出三至四个数量级。从可靠性的方面来看，状态机的优势就更加明显了。CPU软件执行的
37、方式决定了任何CPU都不可能永远不出错，这已是不争的事实了。因此，用于要求高可靠性的特殊复杂环境下的电子系统，如果以CPU作为主要芯片，那程序经常跑飞就是很正常的了。然而，状态机系统的工作方式有所不同，第一它是由硬件电路构成；而后是当状态机进入从出错中返回正常状态所耗的时间十分短暂，通常只有2、3个时钟周期，约数十NS，尚不足以对系统的运行构成损害；而CPU通过看门狗的方式从跑飞的程序中恢复过来，耗时通常都达数十MS，这对于高速高可靠系统显然是不行的。因此，在本设计中采用有限状态机来实现ADC控制器，这样既可以满足高速度又可满足高可靠性的要求。简易数字存储示波器的设计113数字存储示波器硬件电
38、路的设计数字存储示波器可以划分为三个基本组成部分既前向通道、控制器、后向通道及周边的附属电路。前向通道包括阻抗变换、输入电路、程控放大电路、滤波电路、电平移位电路、触发电路和A/D转换器，其主要功能是对信号进行调理、采集、数字化和产生触发控制信号交由控制器进行控制。控制器方面包括FPGA和单片机两部分，主要功能是实现对示波器整体的控制和数据的存储处理。后向通道包括Y方向输出电路、X方向输出电路,其主要功能是把数字量转化为模拟量传输至通用示波器的输入端。31前向通道设计前向通道处理的是模拟信号，包含4个部分，分别为阻抗变换，程控增益放大，抗混叠低通滤波，电平位移电路，组成框图如图示阻抗变换程控增
39、益放大低通滤波电平移位AD图31前向通道组成图311阻抗变换电路设计条件及要求是输入阻抗要求达到1M。为了达到1M的输入阻抗，我们就采用同相电压跟随器。电压跟随器，顾名思义，就是输出电压随着输入电压变化也发生相同变化，就是说，电压跟随器放大倍数恒小于且接近1，同时可以使得输入阻抗在很大程度上得到提高，又保证输出电压基本等于输入电压，这样，输入电容的容量可以大幅度减小，为应用高品质的电容提供了前提保证。另一方面电压跟随器还可以起到隔离的作用。为了对信号源呈现为稳定负载,本系统在电路的输入端并联一个电阻R，这时等效输入电阻R1为R1RR1,并要求R1100K。由于R1100K，因此可以认为R1R，
40、按要输入信号毕业设计12求取R100K输入噪声电压已知TL070的噪声指标为18NV/HZ1/21KHZ；，而示波器的带宽要求为DC50KHZ，因此等效输入噪声电压为（18NV/HZ）5010318NV22364024V。而设计中要求最高灵敏度001V/DIV，按示波器的垂直分辨率为32级/DIV考虑，此时测量电压的分辨力为001V/320312MV。因为4032V0312MV，所以噪声电压的影响可以忽略不计8。32674815TL0PFK图32阻抗变换电路312程控增益电路1增益的计算本系统设置三挡垂直灵敏度001V/DIV、01V/DIV、1V/DIV。垂直刻度为8DIV，垂直分辨率为32
41、级/DIV。假设分别在三档垂直灵敏度的情况下，当示波器满刻度显示时增益后送到数字存储示波器低通滤波电路输入端的被测信号的幅度VINN1、2、3将分别为VI11V/DIV8DIV8V；VI201V/DIV8DIV08V；VI3001V/DIV8DIV008V。为了适应后接ADC0809模拟输入电压范围VMAX5V的要求，程控增益电路需要按照不同的垂直灵敏度设置不同的增益ANVMAX/VIN，其中N1，2，3，对应3个不同垂直灵敏度所对应的电压增益，由公式我们可以得出A15/80625；A25/08625；A35/008625。2程控电路11简易数字存储示波器的设计13图中A为运算放大器，选则主流
42、的JFET输入LF353。LF353的有关参数为电压增益100DB；温度漂移10V/；偏置电流50PA；增益带宽积GB4MHZ；最大转换速率13V/S；输入噪声电压密度18NV/RTHZ；功耗500MW。KR4LF3520PCDOUTINESB67关图33程控增益电路图中4051芯片为模拟开关，通过A、B、C三路选择即可选通8路输出。若取R410K,故有RXANR4。为了能够使用现实中的固定电阻，将RX分为固定电阻RN和可调电阻RNN两部分，所以RXRNRNN。当A10625时，R1625K，取R147K，R11155K；当A2625时，R2625，取R247K，R22155K；当A3625时
43、，R3625K，取R3470K，R33155K。图中电容器C1、C2、C3在放大器中起补偿作用，以改变频率响应、避免自激，其数值分别为C11000PF，C2100PF，C310PF。313抗混叠低通滤波电路由于本次设计的数字示波器的频率范围只有50KHZ，所以在本次设计中采用直接耦合的方式（所谓的直接耦合就是不通过电容、变压器等直接用电阻导毕业设计14线进行连接）。对于信号低频部分，即直流分量电路可以直接通过；但是当频率高到一定程度时，信号的传输就会发生一定的改变。为了使后向通道能良好的还原出输入信号，就需要滤除高频信号中多余的噪声信号。因此，我们在将信号输入A/D之前要进行滤波，消除掉有用信
44、号之外的无用分量。在本设计中我们采用二阶波特沃低通有源滤波器，将其截至频率设定成略高于50KHZ。波特沃二阶源滤波器的主要优点是带内特性曲线平坦，其电路如图所示15KTL08236KPF图34抗混叠低通滤波电路为了消除混叠,需要设置抗混叠滤波器。若输入信号DC50KHZ，则我们要求其测量误差应当5。对于DC50KHZ的信号来说，其误差应小于046DB。同时波特沃滤波器在通带内幅度平坦，且相位特性较好，满足设计的要求，所以选用波特沃滤波器。图中R1、R2、C1和C2构成二阶低通网络。调解各电阻、电容参数就可以改变低通的频率范围。电路中运算放大器A选用LF353。314电平移位电路电平移位电路的作
45、用输入信号有可能是正的也有可能是负的，而A/D芯片对输入信号的要求通常是单一极性的。例如我们需要将输入的2至2V电压变换到O至2V。这时我们就要用到电平移位电路了。电平移位电路如下图所示。图中的运算放大器A仍然选择LF353；偏移电压为2V；电阻取R15K,R210K,R312K12。简易数字存储示波器的设计15LF35K102关A/D图35电平移位电路315触发电路触发电路的作用当触发条件满足时系统自动产生一个触发脉冲或触发电平，从而使控制电路得以进行相应的控制。触发的方式一共有两种单次触发和连续触发。单次触发是当满足触发条件时只产生一次触发信号；连续触发是当满足触发条件时就连续产生触发信号
46、。触发电路模块的设计方案。在触发电路设计上，我们采用简单的同相过零比较器，输入电压为02V，控制比较器的负端，使得当输入电压大于LV时输出触发电平，在输出端利用可调变阻器控制输出电平，从而调节触发电平。比较器输出的跳变信号送给单片机进行触发控制，从而实现对信号采集和存储的触发控制模式。触发电路如下图所示毕业设计16DL704K18PF5图36触发电路316A/D转换部分ADC芯片的选取ADC芯片的选取最重要的两个因素取决于所设计电路所要求的ADC的位宽和ADC的转换速率。所以根据我们的设计要求垂直分辨率32级/DIV，屏幕上垂直刻度共8级，所以垂直方向上共328256的级数。故ADC的位宽为X
47、LOG22568。所以采用8位的ADC芯片是比较合适的。同时从扫描的速率上来看最大扫描速率要求20USDIV，水平分辨率20级/DIV。故系统最大采样率为20/20US11061MHZ。所以要求ADC芯片的最高转换速率必须大于1MHZ。了解了设计的要求，而后再来看看ADC的种类有哪些。从转换的类型上来看ADC主要分为两种直接型和间接型。直接ADC是将输入模拟电压直接转换成数字量，如并联比较型ADC和逐次比较型ADC；间接ADC是先将输入模拟电压转换成时间或频率，然后再把这些中间量转换成数字量，如双积分型ADC。并联比较型ADC优点采用各量级同时并行比较，各位输出码同时并行产生，因此转换速度快，
48、转换速度与输出码位数无关。缺点成本高、功耗大，所用元件数量随ADC位数的增加，以几何级数上升。适用于要求高速、低分辨率的场合。逐次逼近型ADC特点逐次逼近型ADC每次转换需要N1个节拍脉冲才能完成，比并联比较型ADC转换速度慢，属于中速ADC器件。另外，当位数较多时，所需的元、器件比并联比较型少得多，应用较广。双积分型ADC优点（1）抗干扰能力强。采样电压是采样时间内输入电压的平均值。（2）稳定性好，转换精度高。通过两次积分把VI和VREF之比变成两次计数值之比，只要求RC和TC在两次积分时保持不变即可。（3）非线性误差小。转换结果与积分时间常数RC无关，消除了积分非线性带来的误差。缺点转换速
49、度低。简易数字存储示波器的设计17综合以上角度，本次设计最终选择了经常使用的ADC0809来作为ADC芯片。ADC0809是M美国国家半导体公司生产的CMOS工艺8通道，8位逐次逼近式A/D转换器。是目前国内应用最广泛的8位通用A/D芯片。ADC0809的主要特性（1）8路输入通道，8位AD转换器，即分辨率为8位。（2）具有转换起停控制端。（3）转换时间为100S时钟为640KHZ时，130S（时钟为500KHZ时）（4）单个5V电源供电（5）模拟输入电压范围05V，不需零点和满刻度校准。（6）工作温度范围为4085摄氏度（7）低功耗，约15MW。图37ADC0809内部图片32单片机和FPGA系统控制部分作为整个示波器最核心的部分，单片机和FPGA控制的好坏决定了整个系统的可靠性和稳定性。在本次设计中，将单片机作为顶层控制系统控制FPGA，而FPGA来作为数字信号处理控制来控制外接电路。下面将分别介绍FPGA部分和单片机部分的运作。321FPGA控制部分FPGA控制部分主要包括以下六个部分时钟产生、FIFO存储系统、键盘扫描、ADC转换控制、译码和锯齿波产生。整体如下图所示下面将分别介绍这六个模块。毕业设计18图38整体结构视图322时钟产生模块时钟产生模块将通过
