1、 一、选择题(共 20 分，每题 1 分)1.一条指令中包含的信息有_。A.操作码、控制码;B.操作码、向量地址;C.操作码、地址码。2.在各种异步通信方式中，_速度最快。A.全互锁;B.半互锁;C.不互锁。3.一个 512KB 的存储器，其地址线和数据线的总和是_ 。A.17;B.19;C.27。4.在下列因素中，与 Cache 的命中率无关的是_。A.Cache 块的大小;B.Cache 的容量;C.主存的存取时间。5.在计数器定时查询方式下，若计数从 0 开始，则_ 。A.设备号小的优先级高;B.每个设备使用总线的机会相等;C.设备号大的优先级高。6.Cache 的地址映象中，若主存中的
2、任一块均可映射到 Cache 内的任一块的位置上，称作_。A.直接映象;B.全相联映象;C.组相联映象。7.中断服务程序的最后一条指令是_。A.转移指令;B.出栈指令;C.中断返回指令。8.微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制(编码) 方式是_。A.字段直接编码;B.直接编码;C.混合编码。9.在取指令操作之后，程序计数器中存放的是_。A.当前指令的地址;B.程序中指令的数量;C.下一条指令的地址。10.以下叙述中_是正确的。A.RISC 机一定采用流水技术;B.采用流水技术的机器一定是 RISC 机;C.CISC 机一定不采用流水技术。11.在一地址格式的指令中，下列
3、_是正确的。A.仅有一个操作数，其地址由指令的地址码提供 ;B.可能有一个操作数，也可能有两个操作数;C.一定有两个操作数，另一个是隐含的。12.在浮点机中，判断原码规格化形式的原则是_。A.尾数的符号位与第一数位不同 ;B.尾数的第一数位为 1，数符任意 ;C.尾数的符号位与第一数位相同;D.阶符与数符不同。13.I/O 采用不统一编址时，进行输入输出操作的指令是 _。A.控制指令;B.访存指令;C.输入输出指令。14.设机器字长为 64 位，存储容量为 128MB，若按字编址，它的寻址范围是_。A.16MB;B.16M;C.32M。15. _寻址便于处理数组问题。A.间接寻址;B.变址寻址
4、;C.相对寻址。16.超标量技术是_ 。A.缩短原来流水线的处理器周期 ;B.在每个时钟周期内同时并发多条指令;C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令。17.以下叙述中_是错误的。A.取指令操作是控制器固有的功能，不需要在操作码控制下完成;B.所有指令的取指令操作都是相同的;C.在指令长度相同的情况下，所有指令的取指操作都是相同的。18.I/O 与主机交换信息的方式中，中断方式的特点是_ 。A.CPU 与设备串行工作，传送与主程序串行工作;B.CPU 与设备并行工作，传送与主程序串行工作;C.CPU 与设备并行工作，传送与主程序并行工作。19.设寄存器内容为 111111
5、11，若它等于+127，则为_ 。A.原码;B.补码;C.反码;D.移码。20.设机器数采用补码形式(含 l 位符号位)，若寄存器内容为 9BH，则对应的十进制数为_ 。A.-27;B.-97;C.-101;D.155。二、填空题(共 20 分，每空 1 分)1.DMA 的数据块传送可分为 A_、 B_ 和 C_ 阶段。2.设 n = 16 (不包括符号位)，机器完成一次加和移位各需 100ns，则原码一位乘最多需 A_ ns，补码 Booth 算法最多需 B_ ns 。3.设相对寻址的转移指令占 2 个字节，第一字节为操作码，第二字节是位移量(用补码表示)，每当 CPU 从存储器取出一个字节
6、时，即自动完成(pc )+ 1pc 。设当前指令地址为 3008H，要求转移到 300FH，则该转移指令第二字节的内容应为 A_ 。若当前指令地址为 300FH，要求转移到 3004H，则该转移指令第二字节的内容为 B_。4.设浮点数阶码为 8 位(含 1 位阶符) ，用移码表示，尾数为 24 位(含 1 位数符)，用补码规格化表示，则对应其最大正数的机器数形式为 A_ ，真值为 B_ (十进制表示);对应其绝对值最小负数的机器数形式为 C_ ，真值为 D_ (十进制表示) 。5.I/O 的编址方式可分为 A_ 和 B_ 两大类，前者需有独立的 I/O 指令，后者可通过 C_ 指令和设备 交换
7、信息。6.动态 RAM 靠 A_ 的原理存储信息，因此一般在 B_ 时间内必须刷新一次，刷新与 C_ 址有关，该地址由 D_ 给出。7.在微程序控制器中，一条机器指令对应一个 A_ ，若某机有 35 条机器指令，通常可对应 B_ 。三、解释下列概念(共 10 分，每题 2 分)1.CMAR2.总线3.指令流水4.单重分组跳跃进位5.寻址方式四、计算题 (6 分)设某机主频为 8MHz，每个机器周期平均含 2 个时钟周期，每条指令平均有 2.5 个机器周期，试问该机的平均指令执行速度为多少 MIPS?若机器主频不变，但每个机器周期平均含 4 个时钟周期，每条指令平均有 5 个机器周期，则该机的平
8、均指令执行速度又是多少MIPS?五、简答题(共 20 分)1.CPU 包括哪几个工作周期?每个工作周期的作用是什么。(4 分)2.什么是指令周期、机器周期和时钟周期?三者有何关系? (6 分)3 .某机有五个中断源，按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4 ，现要求优先顺序改为 L3,L2,L4,L1,L0，写出各中断源的屏蔽字。(5 分)4.某机主存容量为 4M16 位，且存储字长等于指令字长，若该机的指令系统具备 56 种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。(5 分)(1)画出一地址指令格式并指出各字段的作用;(2)该指令直接寻址的最大
9、范围( 十进制表示);(3)一次间址的寻址范围( 十进制表示);(4 ) 相对寻址的位移量( 十进制表示) 。六、问答题(共 15 分)1.按序写出完成一条加法指令 ADD ( 为主存地址) 两种控制器所发出的微操作命令及节拍安排。(8 分)2.假设磁盘采用 DMA 方式与主机交换信息，其传输速率为 2MB/s，而且 DMA 的预处理需 1000 个时钟周期，DMA 完成传送后处理中断需 500 个时钟周期。如果平均传输的数据长度为 4KB，试问在硬盘工作时，50MHz 的处理器需用多少时间比率进行 DMA 辅助操作(预处理和后处理)。(7 分)(输入输出 4 )七、设计题(10 分)设 CP
10、U 共有 16 根地址线，8 根数据线，并用 作访存控制信号(低电平有效)，用 作读写控制信号(高电平为读，低电平为写 )。现有下列芯片及各种门电路 (门电路自定)，如图所示。画出 CPU 与存储器的连接图，要求：(1)存储芯片地址空间分配为：02047 为系统程序区 ;20488191 为用户程序区。(2 ) 指出选用的存储芯片类型及数量;(3)详细画出片选逻辑。答案：一、选择题(共 20 分，每题 1 分)1.C 2.C 3.C 4.C 5.A 6.B 7.C8.B 9.C 10.A 11.B 12.B 13.C 14.B15.B 16.B 17.B 18.B 19.D 20.C二、填空题
11、(共 20 分，每空 1 分)1.A.预处理 B.数据传送 C.后处理2.A.3200 B.33003.A.05H B.F3H4.A.1,1111111;0.111 (23 个 1)B.C.0,0000000;1.011 (22 个 1)D.5.A.不统一编址 B.统一编址 C.访存6.A.电容存储电荷 B.2ms C.行 D .刷新地址计数器7.A.微程序 B.38 个微程序。三、名词解释(20 分)1.答：CMAR 控制存储器地址寄存器，用于存放微指令的地址，当采用增量计数器法形成后继微指令地址时，CMAR 有计数功能。2.答：总线是连接多个部件(模块) 的信息传输线，是各部件共享的传输介
12、质。3.答：指令流水就是改变各条指令按顺序串行执行的规则，使机器在执行上一条指令的同时，取出下一条指令，即上一条指令的执行周期和下一条指令的取指周期同时进行。4.答：n 位全加器分成若干小组，小组内的进位同时产生，小组与小组之间采用串行进位。5.答：是指确定本条指令的数据地址，以及下一条将要执行的指令地址的方法。四、计算题 (共 5 分)答：根据主频为 8MHz ，得时钟周期为 1/8 = 0.125 ，机器周期为 0.1252 = 0.25 ，指令周期为 0.252.5 = 0.625 。(2 分)(1)平均指令执行速度为 1/0.625 = 1.6MIPS。(1 分)(2)若机器主频不变，
13、机器周期含 4 个时钟周期，每条指令平均含 5 个机器周期，则指令周期为 0.12545 = 2.5?s ，故平均指令执行速度为 1/2.5 = 0.4MIPS。(2 分)五、简答题(共 20 分)1.(4 分) 答：取指周期是为了取指令 (1 分)间址周期是为了取有效地址 (1 分)执行周期是为了取操作数 (1 分)中断周期是为了保存程序断点 (1 分)2.(6 分) 答：指令周期是 CPU 取出并执行一条指令所需的全部时间，即完成一条指令的时间。(1 分)机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。(1分)时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操
14、作的最小单位时间。(1 分)一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。(3 分)3.(5 分) 答：(每写对一个屏蔽字 1 分)设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：4.(5 分) 答：(1)一地址指令格式为 (1 分)OP 操作码字段，共 6 位，可反映 56 种操作；M 寻址方式特征字段，共 3 位，可反映 5 种寻址方式；A 形式地址字段，共 166 3 = 7 位 (1 分)(2)直接寻址的最大范围为 = 128 (1 分)(3)由于存储字长为 16 位，故一次间址的寻
15、址范围为 = 65536 (1 分)(4 ) 相对寻址的位移量为64 + 63 (1 分)六、问答题(共 15 分)1.(8 分) 组合逻辑控制器完成 ADD 指令的微操作命令及节拍安排为：取指周期 (2 分)T0 PCMAR，1RT1 M(MAR) MDR，(PC)+ 1PCT2 MDRIR，OP(IR) ID执行周期 (2 分)T0 Ad(IR) MAR，1R (即 MAR)T1 M(MAR) MDRT2 (ACC)+ (MDR)ACC微程序控制器完成 ADD 指令的微操作命令及节拍安排为：取指周期(2 分)T0 PCMAR，1RT1 Ad(CMDR) CMART2 M(MAR) MDR，
16、(PC)+ 1PCT3 Ad(CMDR) CMART4 MDRIRT5 OP(IR) 微地址形成部件CMAR执行周期(2 分)T0 Ad(IR) MAR，1R (即 MAR)T1 Ad(CMDR) CMART2 M(MAR) MDRT3 Ad(CMDR) CMART4 (ACC)+ (MDR) ACCT5 Ad(CMDR) CMAR2.(7 分)DMA 传送过程包括预处理、数据传送和后处理三个阶段。传送 4KB 的数据长度需 4KB/2MB/s = 0.002 秒 (2 分)如果磁盘不断进行传输，每秒所需 DMA 辅助操作的时钟周期数为(1000 + 500)/0.002 = 750000 (2 分)故 DMA 辅助操作占用 CPU 的时间比率为750000 /(50 ) 100% = 1.5 % (3 分)七、设计题(10 分)(1)二进制地址码(2 分)(2)根据主存地址空间分配，02047 为系统程序区，选用 1 片 2K 8 位 ROM 芯片(1 分)20488191 为用户程序区，选用 3 片 2K 8 位 RAM 芯片(1 分)(3)存储器片选逻辑图(6 分)
