基于FPGA的全数字锁相环设计(毕业设计)40页.doc

毕 业 设 计（论文）中文题目基于FPGA的全数字锁相环设计英文题目The design of DPLL based on FPGA 系 别：年级专业：姓 名：学 号：指导教师：职 称：2012 年 5 月 15 日毕业设计（论文）诚信声明书本人郑重声明：在毕业设计（论文）工作中严格遵守学校有关规定，恪守学术规范；我所提交的毕业设计（论文）是本人在 指导教师的指导下独立研究、撰写的成果，设计（论文）中所引用他人的文字、研究成果，均已在设计（论文）中加以说明；在本人的毕业设计（论文）中未剽窃、抄袭他人的学术观点、思想和成果，未篡改实验数据。本设计（论文）和资料若有不实之处，本人愿承担一切相关责任。学生签名： 年 月 日基于FPGA的全数字锁相环设计【摘要】本设计是设计一种二阶全数字锁相环，使用比例积分算法代替传统锁相环路系统