基FPGA的数字时钟实现张凡荣1 许磊2 1 洛阳师范学院信息技术学院，河南洛阳 （471022）2 洛阳师范学院信息技术学院，河南洛阳 （471022）摘要：EDA技术使得电子线路的设计人员能在计算机上完成电路的功能设计、逻辑设计、时序测试直至印刷电路板的自动设计。本文介绍了以VHDL语言和硬件电路为表达方式，以Quartus II软件为设计工具，最终通过FPGA器件实现数字时钟的设计过程。关键字：EDA；Quartus II；FPGA；数字时钟1.前言随着电子技术和计算机技术的发展，电子设计的规模越来越大，电路的集成度和复杂度也越来越高，产品的更新周期越来越短，以计算机为工作平台的CAD技术已经在高速、复杂的数字系统设计中得到了广泛的应用。近年来，在数字系统的设计领域融入了一种新型的设计技术：EDA技术。EDA技术是以硬件描述语言为系统逻辑的主要表达方式，以计算机相应开发软件及实验开发系统为设计工具，以大规模可编程逻辑器件为设计载体，自动完成由软件描述的电子系统到硬件系统的逻辑编译、化简、仿真、对目标芯片的编程下载等工作，最终形成集成电子系统
