基于FPGA的数字密码锁本文介绍了一种以FPGA 为基础的数字密码锁。采用自顶向下的数字系统设计方法， 将数字密码锁系统分解为若干子系统， 并且进一步细划为若干模块， 然后用硬件描述语言VHDL 来设计这些模块， 同时进行硬件测试。测试结果表明该数字密码锁能够校验10 位十进制数字密码， 且可以预置密码， 设有断电保护装置， 解码有效指示等相应功能。1 功能概述（1）密码锁的工作时钟由外部晶振提供，时钟频率为50MHz，运算速度高，工作性能稳定。（2）密码的设置和输入由外接键盘完成，控制电路的安全系数高，操作方便；（3）密码数字可以由锁的所有者随意设置，并可更改， 增强了用户体验。密码修改必须符合预设规则，否则无法修改密码。（4）开锁时， 不限制密码的输入位数（1到10 位皆可以）， 减少了密码被破 解的概率（约为10 亿分之一的破 解率），密码锁的保密能力高。（5）清除密码键的设定，可以快速清除全部密码，提高了对突发事件的适应能力。（6）对输入的数字密码既能直接显示，又能转换为星号，防治偷 窥，增强保密性。（7）全部密码输入后， 正确时密码锁将开启
