算数运算电路扩展实验（基于修正Booth算法的实用型移位式二进制乘法器电路）1、电路功能设计一个16-bit的移位式乘法器电路，要求：（1）采用修正Booth算法产生部分积；（2）采用右移部分积之和的部分积求和累加方式；（3）结果乘积寄存器为32-bit。2、电路设计（1）电路设计方案整体框图将电路分为6个子模块进行独立的设计，最后在采用一个顶层模块将之综合起来，6个子模块分别： 部分积产生电路：设被乘数为x，该电路功能是产生0，x，2x，并且x要进行符号位扩展。加减法器电路该加减法器为17bit的加减法器，能够由Booth译码产生的控制信号en_add来控制进行加法运算还是减法运算（高电平为加法，低电平为减法），将结果送给乘积寄存器的左半部分。Booth译码产生电路通过乘数y右移2位，与之前保留的一位，总共三位构成译码电路的输入，最终将译码结果送给MUX8_3选择器，让其选出正确的部分积（0，x，2x）来参与下次的加法运算，同时Booth译码电路还产生一位控制加法器电路的控制信号en_add。MUX数据选
