多进制译码显示电路设计verilog6页.doc

电子科技大学通信学院多进制译码显示电路实验报告 班 级 通信一班 学 生 学 号 教 师 多进制译码显示电路多进制译码显示电路一、 设计思路概述 1.本设计要求实现：将二进制信号通过电路进行转换，以二进制、八进制、十六进制和十进制四种方式显示在数码管上 。首先，我们分析电路设计要求知道：输入信号为16bit二进制数据，2bit权重选择信号和27MHz时钟 。输出信号由8个7位数码管来显示。2.实现方法：二进制-二进制：直接输出低8位二进制-八进制：三位二进制构成一位八进制，共六位，高位补零；二进制-十六进制：四位二进制构成一位十六进制，共四位，高位补零；二进制-十进制：从二进制数据中得到十进制的每一位，共五位，高位补零；3.数码管控制方法采用共阳数码管，数码管段选方式，数码管的控制，每一个数码管单独与FPGA连接通过并行总线控制数码管显