1、2014年 9月份考试计算机系统结构第三次作业 一、填空题（本大题共 40 分，共 10 小题，每小题 4 分） 1. RISC 指令集中，只允许 _ 指令访问存储器。 2. 交叉开关形式采用 _ ，交叉开关形式中会发生 _ 冲突，而不是 _ 冲突。 3. 中断嵌套时，在处理某级中断中的某个中断处理过程中是不能被 _ 中断请求所中断。 4. 并行任务的派生是指 _ 。 5. 机群系统是将多个高性能的工作站或高档微型计算机通过 _ 加以互连而组成的 系统。 6. 字节多路通道适用于连接大量 _ 速设备，通道 “ 数据宽度 ” 为 _ 。 7. 如果 Pi 的左部变量也是 Pj的左部变量，且 Pj
2、 存入其算得的值必须在 Pi存入之后，则称 Pj _ Pi，如果 Pj的左部变量在 Pi的右部变量集内，且当Pi 未取用其变量的值之前，是不允许被 Pj 所改变的，就称 Pi _ 于 Pj。 8. 在虚拟存储系统中，两级存储器的速度相差特别悬殊 T2=106T 。如果要使访问效率 e=0.95，命中率为 _ 。 9. 设浮点数的尾数为 4个机器位，当尾 数基值为 2时，其可表示的最大尾数值为 _ 。 10. 浮点数 0.01|100 在 |处溢出，按截断法，舍入法和恒置 1法进行溢出处理，其结果分别为 _ 、 _ 、 _ 。 二、基本应用题（本大题共 30分，共 2 小题，每小题 15 分）
3、1. 设 16 个处理器编号为 0， 1， ， 15，用单级互连网络互连。当互连函数为以下时，第 7号处理器与哪一个处理器相连？ 1、 Cube2 2、 PM2+1 3、 Shuffle(shuffle(shuffle) 2. 在 16 台 PE的并 行处理机上，要存放在 M个分体并行存储器中的 16x16 二维数组实现行、列、主对角线、次对角线上个元素的无冲突访问，要求 M为多少？数组如何存放？ 三、简答题（本大题共 20 分，共 4 小题，每小题 5 分） 1. 简述脉动阵列机的结构特点。 2. 简述并行性开发的途径和相关例子。 3. 简述数据流程序图的基本结构。 4. 指令字格式优化原则
4、。 四、问答题（本大题共 10 分，共 2 小题，每小题 5 分） 1. 简述 cache 与主存不一致的解决办法中，写回法与写直达法的思想。 2. 为什么在数组多路通道中传送所需 时间计算公式为 TBLOCK= (TS/k+TD)pn？ 答案： 一、填空题（ 40 分，共 10 题，每小题 4 分） 1. 参考答案： load/store 解题方案： 评分标准： 2. 参考答案： 按空间分配的机制、访存冲突、互连网络 解题方案： 评分标准： 3. 参考答案： 同级及更低级的其它 解题方案： 评分标准： 4. 参考答案： 在一个任务执行时可派生出可并行执行的其他一个或多个任务，分配给不同的处理
5、机 解题方案： 评分标准： 5. 参考答案： 高速通信网络 解题方案： 评分标准： 6. 参考答案： 低，单字节 解题方案： 评分标准： 7. 参考答案： 数据反相关、数据相关 解题方案： 评分标准： 8. 参考答案： 由公式： e=TA1TA=TAAHTAA+(1H)TA2=1H+(1H)r可知，0.95=1/H+(1-H)106，得 H=0.9999999。 解题方案： 评分标准： 9. 参考答案： 15/16 解题方案： 评分标准： 10. 参考答案： 0.01、 0.10、 0.01 解题方案： 评分标准： 二、基本应用题（ 30分，共 2 题，每小题 15 分） 1. 参考答案： 首
6、先将处理器编号变为二进制，第 7号处理器二进制编码为 0111。 1、 cube2 按 cube2 函数定义， cube2(0111)=0011，即第 3号处理器。 2、 PM2+1 按 PM2+1 函数定义， PM2+1（ 7） =7+21 mod 16=9，即第 9号处理器。 3、 shuffle(shuffle(shuffle() 三次混洗，按 shuffle 函数定义可得shuffle(shuffle(shuffle()=shuffle(shuffle(1110)= shuffle(1101)=1011，即 第 11号处理器。 大家可以画出相应得连接图。 解题方案： 评分标准： 2.
7、参考答案： 按相关定义，可知取 M=22p+1， p为任意正整数即可，由于要求 M必须大于 16，故此处可取 p为 2，则 M=17。相应的， 1=4， 2=1。 由地址计算公式： 体号地址 j=（ a 1+b 2+c） mod m 体内地址 i= a 可得数组的存放方式其中 M编号为 0-16。因为数组太大，故不列出所有元素的实际地址。 解题方案： 评分标准： 三、简答题（ 20 分，共 4 题，每小题 5 分） 1. 参 考答案： 其主要特点为： 结构简单、规整，模块化强； 数据流和控制流的设计简单规整； 具有极高的计算并行性； 脉动阵列结构的构形与特定计算任务和算法密切相关。 解题方案：
8、 评分标准： 2. 参考答案： 主要有三种途径： 1、时间重叠 多个处理过程在时间上相互错开，轮流重迭地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。 如流水线是典型的时间重叠的例子。 2、资源重复 通过重复设置硬件资源来提高可靠性或性能。早期的资源重复以提高可靠性为主，现在则被大量用于提高 系统的速度性能。 多处理机是典型的资源重复例子。 3、资源共享 利用软件方法让多个用户按一定时间顺序轮流使用同一资源，以提高利用率，因而提高整个系统的性能。资源共享包括硬件、软件、信息资源的共享。 多道程序分时系统是资源共享的例子。 解题方案： 评分标准： 3. 参考答案： 数据流程序图为有向图
9、，用弧将结点之间连接起来。每个结点用圆圈或三角及其他特殊符号表示，代表一个处理部件。结点内的符号或字母表示一种操作，称为操作符。弧代表数据令牌在结点间的流动方向。 解题方案： 评分标准： 4. 参考答案： 1、只对操作码表示进行优化，而没有在地址码表示和寻址方式上采取相应的措施，程序所需总位数难以减少； 2、操作码的优化会使指令字内形成空白；只有地址可变长，才能减少指令字的空白； 3、采用多种不同的寻址方式、地址形式和地址码长度以及多种指令字长，并结合可变长操作码的优化表示，就可以实现冗余度最小的指令字。 解题方案： 评分标准： 四、问答题（ 10 分，共 2 题，每小题 5 分） 1. 参考
10、答案： 1、写回法 该方法的主要思想为： CPU 在写数时，只写入 Cache，不写入主存。仅当替 换时，才把修改过的 Cache块写回到主存。该方法需要在 cache-主存地址映像表中对 cache 每个块设置一个修改位，表明该块是否被修改。 2、写直达法 CPU 在执行写操作时，把数据同时写入 Cache 和主存。在进行块替换时，不必先写入主存，可立即调入新块。写回法时间花在每次替换时上，而写直达法时间花在每次写 cache 时附加的写主存时间。 解题方案： 评分标准： 2. 参考答案： 数组多路通道一次传送 k个字节，每 k个字节进行一次设备选择，故一个字节传送所需时间为平均到 k个字节上的设备选择时间和单个字节 传送时间之和TS/k+TD，可知总时间为 (TS/k+TD)pn。 解题方案： 评分标准：
