1、第七章 微序列控制单元的设计1. 修改非常简单微序列控制器，将其状态分配给下列地址。给出这些分配所需的映射逻辑。状态 地址FETCH1 0000FETCH2 0001FETCH3 0010ADD1 0011ADD2 0100AND1 0101AND2 0110JMP1 0111INC1 10002. 根据习题 1 状态分配，重写非常简单微序列控制器优化后的水平微代码。3. 一个 CPU 由下面的 RTL 代码指定。把微操作分配到几个域中使总的位数最少，每个微操作 OP*2 返回到 FETCH1。FETCH1: ARPCFETCH2: DRM，PCPC1FETCH3: IR，ARDROP001:
2、 DRMOP002: ACACDROP011: ACAC，PCPC1OP012: ACAC1OP101: DRM，AC AC1OP102: DRDR1OP111: DRMOP112: PCPCDR5.04. 用水平微代码验证非常简单 CPU 的功能。5. 用垂直微代码验证非常简单 CPU 的功能。6. 用直接生成控制信号的方法验证非常简单 CPU 的功能。7. 像第六章习题 6 那样，我们希望修改非常简单 CPU，使之包含一条新指令 CLEAR，它设置 AC0。CLEAR 指令的操作码是 111X XXXX，而 INC 指令的操作码改为110X XXXX，其余指令的操作码都不变。试给出新的状态
3、图、RTL 代码、寄存器部分所要作的修改、微序列控制器的改动以及它的水平微代码，并验证新指令的功能。8. 采用垂直微代码重作习题 7 的微序列控制器，列出微代码域重新分配的情况。9. 采用直接产生控制信号重作习题 7 的微序列控制器。10. 像第六章习题 10 那样，我们希望修改非常简单 CPU，使之包含一个新的 8 位的寄存器 R 和两条新指令。指令 MVAC 完成 RAC 的传送，其指令代码是 1110 XXXX；指令 MOVR 完成操作 ACR ，指令代码是 1111 XXXX；而 INC 指令的新代码是110X XXXX；其它的指令代码保持不变。试给出新的状态图、RTL 代码、寄存器部
4、分所要作的修改、微序列控制器的改动以及它的水平微代码，并验证新指令的功能。11. 采用垂直微代码重作习题 10 的微序列控制器，列出微代码域重新分配的情况。12. 采用直接产生控制信号重作习题 10 的微序列控制器。13. 试比较在硬布线控制单元中对非常简单 CPU 增加指令所做的工作和在微序列控制器中对非常简单 CPU 增加指令所作的工作。14. 像第六章习题 19 那样，我们希望修改相对简单 CPU，使之包含一条新指令 SETR，该指令完成操作 R1111 1111，其指令代码是 0001 0000。试给出新的状态图、RTL 代码、寄存器部分所要作的修改、微序列控制器的改动以及它的水平微代
5、码，并验证新指令的功能。15. 像第六章习题 23 那样，我们希望修改相对简单 CPU，使之包含一个新的 8 位寄存器B 和如下的五条新指令，试给出新的状态图、RTL 代码、寄存器部分所要作的修改、微序列控制器的改动以及它的水平微代码，并验证新指令的功能。16. 指令 17. 指令码 18. 操作19. ADDB 20. 0001 1000 21. ACAC+B22. SUBB 23. 0001 1001 24. ACAC-B25. ANDB 26. 0001 1100 27. ACAC B28. ORB 29. 0001 1101 30. ACAC B31. XORB 32. 0001 11
6、10 33. ACAC B16. 为用水平微代码实现的相对简单 CPU 设计产生控制信号的逻辑，这些控制信号没有在表 7.18 中列出。17. 考虑使用微子程序对相对简单 CPU 的修改。假定 LDAC0 和 STAC0 各自完成微操作DRM、PCIN、ARIN，并调用微子程序，而不是没有执行操作就调用微子程序。修改微子程序使指令 LDAC 和 STAC 完成的功能与以前一样。18. 重新设计相对简单 CPU 的微序列控制单元，使之使用垂直微代码。列出修改后的微代码以及每个域的微操作。19. 重新设计相对简单 CPU 的微序列控制单元，使之能够直接产生控制信号。列出修改后的微代码。20. 验证使用水平微代码的相对简单 CPU 的功能，列出每条指令的执行轨迹，在每种可能的条件下跟踪所有条件指令的执行至少一次。21. 用直接产生控制信号的微序列控制器来设计第六章习题 28 的 CPU。22. 用具有垂直微代码的微序列控制器来设计第六章习题 29 的 CPU。23. 用具有水平微代码的微序列控制器修改第六章习题 30 的相对简单 CPU。
