数字系统设计与PLD应用实验报告(共18页).docx

数字系统设计与PLD应用实验报告 * 实验一、高速并行乘法器的设计一、算法设计和结构选择本高速并行乘法器采用一下算法：被乘数A的数值位左移，它和乘数B的各个数值位所对应的部分进行累加运算。且用与门、4位加法器来实现，其电路结构如下图一所示，图中Ps=AsBs，用以产生乘积的符号位。图一 并行4位二进制乘法器的电路结构图二、设计输入本实验选择Altera公司的FLEX器件中的FLEX10K10芯片，并用QuartusII软件进行设计，采用原理图输入方式。图形输入文件如下图二所示。图二 高速并行乘法器的图形输入文件三、逻辑仿真建立高速并行乘法器的原理图输入文件之后，将文件编译，待编译成功后进行时序仿真，仿真结果如下图三。图三 高速并行乘法器仿真结果实验二、十字路口交通管理器的设计一、交通管理器的功能该管理器控制甲、乙两道的红、黄、绿三色灯，指挥车辆和行人安全通行。交通管理器示意图如下图四所示。图中