燕山大学EDA课程设计数字钟(共7页).doc

上传人:晟*** 文档编号:6935875 上传时间:2021-09-15 格式:DOC 页数:7 大小:268KB
下载 相关 举报
燕山大学EDA课程设计数字钟(共7页).doc_第1页
第1页 / 共7页
燕山大学EDA课程设计数字钟(共7页).doc_第2页
第2页 / 共7页
燕山大学EDA课程设计数字钟(共7页).doc_第3页
第3页 / 共7页
燕山大学EDA课程设计数字钟(共7页).doc_第4页
第4页 / 共7页
燕山大学EDA课程设计数字钟(共7页).doc_第5页
第5页 / 共7页
点击查看更多>>
资源描述

一、设计题目要求题目:数字钟;要求:1输入10HZ的时钟;(提示:对已有kHz频率时钟进行分频)2能显示时、分、秒,24小时制;3时和分有校正功能;注意:硬件资源的节约,否则器件内资源会枯竭二、 设计过程(一)设计方案数字钟由以下几部分构成:1、分频器2、可调24小时计时器3、扫描电路。分频器对已有的kHz频率时钟进行分频得到10Hz的时钟;可调24小时计时器具有计时及时和分的校正功能;扫描电路用来实现数字显示功能。1.分频器的实现: 用三个74160连接成146进制计数器,把1465HZ的时钟信号变成10HZ的时钟信号,电路图如下:图 分频器逻辑图图 分频器仿真图2.24小时计时功能的实现:用两个74160采用整体置数法分别构成六十进制计数器(如图一)和24进制计数器(如图二),用两个六十进制一个二十四进制计数器分别完成秒,分,小时的计时功能。然后将三者与D触发器以及或门按图三连接,实现24小时计时(具有时和分的校正功能)。(1)六十进制计数器模块:图一 六十进制计数器逻辑图

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 实用文档资料库 > 公文范文

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。