约束设置与逻辑综合在SoC设计中的应用张华栋，庞志勇，陈弟虎 时间:2010年09月10日 来源:电子技术应用2010年第7期字 体: 关键词:摘 要： 介绍了与在设计中的应用，并以一款SoC芯片ZSU32的设计为例，详细讨论了的约束设置与逻辑综合策略。关键词： 系统芯片；逻辑综合；约束设置；时序系统芯片SoC是目前超大规模集成电路设计的发展趋势，其集成度高、功能复杂、要求严格。逻辑综合是SoC设计不可缺少的一环，它是将抽象的以硬件描述语言所构造的模型转化为具体的门级电路网表的过程。逻辑综合的质量直接影响芯片所能达到的性能，因而在综合过程中必须根据设计要求在时序、面积和功耗方面设置正确的约束。 本文针对中山大学ASIC设计中心自主开发的一款系统芯片ZSU32，以Synopsys公司的Design Compiler为综合工具，探索了对SoC芯片进行综合的设计流程和方法，特别对综合过程的时序约束进行了详细讨论，提出了有效的综合约束设置方案。1 时序约束原理 同步电路是大多数集成电路系统的主流选择。同步电路具有工作特性简单、步调明确、抗干扰能力
