数字电子技术基础第三次实验报告一、 描述QuartusII软件基本使用步骤 编写Verilog代码，用文本编辑器正确编写源文件,并经modelsim仿真确认该电路设计正确。 打开QuartusII软件，新建工程New project (注意工程名和设计文件的module名保持一致)，选择和开发板一致的FPGA器件型号。 添加文件，点击file-open,之后选择要添加的文件，并勾选Add file to current project. 编译，Start Compilation ,编译源文件 (如有错误修改后,重新编译)。 查看电路结构，使用Tool-RTL viewer工具查看电路图结构,是否和预期设计一致。二、 题目代码以及波形分析1. 设计一款时钟上升沿触发的D寄存器a) 编写模块源码module flipflop(D,Clock,Q);input D,Clock;output reg Q;always(posedge Clock)Q=D;endmoduleb) 测试模块
