1、第 3 次作业一、简答题（本大题共 30 分，共 6 小题，每小题 5 分）1. 简述指令字长，存储字长和机器字长的定义。2. 什么是计算机系统？说明计算机系统的层次结构。3. 说明存储系统是如何满足计算机系统对存储器高速度、大容量、低成本的要求的？4. 说明计算机的组合逻辑控制器和微程序控制器在运行原理两个方面的同异之处，并比较它们的优缺点。5. 比较 DRAM 与 SRAM 的异同。6. CPU 访问存储器的平均时间与那些因素有关？二、填空题（本大题共 30 分，共 10 小题，每小题 3 分）1. 计算机系统由硬件和软件两大部分所构成，而如果按_ 再细分，可分为6 层。2. 根据 CPU
2、 性能公式，程序的执行时间等于_、_及_ 三者的乘积。3. 异步方式下，总线操作周期不固定，通过_信号相互联络。4. 在进行浮点数的加减运算时，需要完成 _、 _、 _、 _、 _等步骤。5. 微程序设计技术是利用软件方法设计 _ 的一门技术。具有规整性、可维护性、 _ 等一系列优点。6. 若X 补 =0.1111111,则 X 的真值是 _ ，若X 补 =1.1111111， 则 X 的真值是 _。7. 广泛使用的_ 和_ 都是半导体_ 存储器。前者的速度比后者快，_ 不如后者高。它们的共同缺点是断电后_ 保存信息。8. 为了解决多个_ 同时竞争总线_ ，必须具有_部件。9. 著名的 Amd
3、ahl 定律告诉我们，计算机的性能主要由_决定。10. 改进 Cache 的性能的三种途径是_。三、综合题（本大题共 40 分，共 4 小题，每小题 10 分）1. 按补码运算规则，计算X+Y 补 及X-Y 补 ，并判断结果是否溢出。X=0.1100111， Y= 0.00111112. 设某机主频为 8MHz，每个机器周期平均含 2 个时钟周期，每条指令平均有 4 个机器周期，试问该机的平均指令执行速度为多少 MIPS？若机器主频不变，但每个机器周期平均含 4 个时钟周期，每条指令平均有 4 个机器周期，则该机的平均指令执行速度又是多少 MIPS？由此可得出什么结论？3. 若十进制值为-0.
4、375，请给出 IEEE754 格式表示的单精度浮点十六进制存储格式？（给出过程）4. 存储器堆栈的栈顶内容是 1000H，堆栈自底向上生成，栈指针寄存器 SP 的内容是 100H，一条双字长的子程序调用指令位于存储器地址为 2000H，2001H 处，指令第二字节是地址字段，内容为 3000H。问以下情况下 PC、SP 和栈顶的内容。（1）子程序调用指令被读取之前。（2）子程序调用指令被执行之后。（3）从子程序返回之后答案：一、简答题（30 分，共 6 题，每小题 5 分）1. 参考答案：指令字长为机器指令所包含的二进制代码位数，存储字长为存储单元中二进制数的位数，及其子长为运算器一次运算的
5、二进制位数。解题方案：评分标准：2. 参考答案：计算机系统包括硬件系统和软件系统。从计算机系统的层次结构来看，它通常可以分为五个以上的层次，在每一层上都能进行程序设计。由下至上可排序为：第一级微程序机器级，微指令硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用及其语言程序解释作业控制语句；第四级汇编语言级，这一级由汇编语言支持和执行；第五级高级语言级，采用高级语言，由各种高级语言编译程序支持和执行。还可以有第六级，应用语言机器级，采用各种面向问题的应用语言。解题方案：评分标准：3. 参考答案：随着计算机技术的广泛应用及科学技术的发展，任何计算机系统对存储器的要求都
6、是高速度、大容量、低成本。然而这三项指标是相互矛盾的，在目前的工艺技术条件下不可能同时满足。为了解决这个矛盾，逐渐形成了分级的存储体系。各级存储器采用不同容量、不同速度、性能上互补的存储器构成一个存储系统的整体，各级存储器之间在必要时需要进行信息交换，从而满足不同应用的需求。现在广泛采用的是三级的层次结构：告诉缓冲存储器（Cache）、主存储器、辅助存储器。这三级存储器不是孤立的部件，而是构成了一个整体。主存和 Cache 之间的信息交换由专门的部件（辅助部件）控制进行，因为其速度要求高，辅助硬件通常采用组合逻辑实现。从 CPU 的角度来看，主存和 Cache层次的速度接近 Cache，容量是
7、主存的容量，而位成本也接近于主存，因此可以解决速度和成本的矛盾。主存和辅存之间信息交换通过辅助软硬件实现。通过软硬件结合，把主存和辅存统一成为一个整体，构成主存和辅存层次。从整体上来看其速度解决于主存，但容量是辅存的容量，而位成本也接近于廉价的辅存的平均价格，因此可以解决容量和成本的矛盾。这样，用户就可使用一个容量很大（取决于辅存），价格低廉（接近于辅存），而速度很高（主要取决于 Cache）的存储系统，从而满足高速、大容量、低成本的要求。解题方案：评分标准：4. 参考答案：组合逻辑的控制器和微程序的控制器是计算机中两种不同类型的控制器，其共同点是：基本功能都是提供计算机各个部件协同运行所需要
8、的控制信号，都分成几个执行步骤完成每一条指令的具体功能；不同点主要表现在：处理指令执行步骤的办法，提供控制信号的方案不一样，组合逻辑控制器是用节拍发生器指明指令执行步骤，用组合逻辑电路直接给出应提供的控制信号，其优点是运行速度明显地快，缺点是设计与实现复杂些，不规整。微程序的控制器是通过微指令地址的衔接区分指令执行步骤，应提供的控制信号是从控制存储器中读出来的，并经过一个微指令寄存器送到被控制部件的，其缺点是运行速度要慢一些，优点是设计与实现简单，易于修改、规整解题方案：评分标准：5. 参考答案：相同点：动态随机存储器（DRAM）与静态随机存储器（SRAM）都是存放二进制数据的物理器件，读/写
9、方式大致相同，都属于随机存储器，即在程序的执行过程中即可读出又可写入信息；它们都属于一会发行存储器，断电后信息将丢失。不同点：SRAM 由双稳态触发器存储信息，只要电源不掉电，信息就不丢失；DRAM 靠电容存储点和原理存储信息，即使电源不掉电，由于电容要放电，信息也会丢失，需要定期刷新。另外 DRAM 成本较低，存取速度较慢，因此一般用大容量存储器。SRAM 成本较高，存取速度较快，一般用于小容量存储器。解题方案：评分标准：6. 参考答案：由公式：Ta=HTc+(1-H)Tm，可以看出，Cache 和主存的存取周期直接影响 CPU的平均访存时间，而命中率也是影响 Cache主存系统速度的原因之
10、一。命中率越高，平均访存时间就越接近与 Cache 的存取速度。而影响命中率的因素包括 Cache 的替换策略、Cache 的写操作策略、Cache 的容量、Cache 的组织方式、块的大小以及所运行的程序的特性，还包括控制 Cache 的复制硬件的调度方式。如果实现信息调度功能的辅助硬件能够事先预测 CPU 未来可能需要访问的内容，就可以把有用的信息事先调入 Cache，从而提高命中率。而扩大 Cache 的存储容量可以尽可能多地装入有用信息，减少主从主存替换的次数，同样能提高命中率。但是，Cache 的容量收到性能价格比的限制，加大容量会使成本增加，致使 Cache主存系统的平均位价格上升
11、。所以虽然提高命中率能够提高平均速度，但提高命中率会受到多种因素的制约。解题方案：评分标准：二、填空题（30 分，共 10 题，每小题 3 分）1. 参考答案：功能解题方案：评分标准：2. 参考答案：IC；CPI；Tclk解题方案：评分标准：3. 参考答案：握手（就绪/应答）解题方案：评分标准：4. 参考答案：对阶、尾数求和/差、规格化、舍入、判断溢出解题方案：评分标准：5. 参考答案：操作控制、灵活性解题方案：评分标准：6. 参考答案：0.1111111、-0.0000001解题方案：评分标准：7. 参考答案：SRAM、DRAM、随机读写、集成度、不能解题方案：评分标准：8. 参考答案：主设
12、备、使用权、总线仲裁解题方案：评分标准：9. 参考答案：系统中最慢的部分（称为系统瓶颈）解题方案：评分标准：10. 参考答案：降低失效率、减少失效开销、减少 Cache 命中时间解题方案：评分标准：三、综合题（40 分，共 4 题，每小题 10 分）1. 参考答案：X=0.1100111，Y= 0.0011111 X补 00.1100111， Y 补 11.1100001 Y 补 00.0011111 X+Y补 X 补 Y 补 00.1100111+11.1100001=00.1001000（没有溢出）XY 补 X 补 Y 补 00.1100111+00.0011111=01.0000110
13、（溢出）解题方案：评分标准：2. 参考答案：先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后通过平均指令周期的倒数求出平均指令执行速度。计算如下：时钟周期=1/8MHz=0.12510 -6s机器周期=0.12510 -6s2=0.2510-6s平均指令周期=0.2510 -6s4=10-6s平均指令执行速度=1/10 -6s=1MIPS当参数改变后：机器周期= 0.12510 -6s4=0.510-6s平均指令周期=0.510 -6s4=210-6s平均指令执行速度=1/（210 -6s）=0.5MIPS结论：两个主频相同的机器，执行速度不一定一样。解题方案：评分标准：3. 参考答
14、案：-0.375 =-0.011 =-1.12-2 =(-1)S(1.M) 2E-127S=1 M=100 E=-2+127=125=7DH=0111 11011 0111 1101 1000 0000 0000 0000 0000 01011 1110 1100 0000 0000 0000 0000 0000 = BEC00000H解题方案：评分标准：4. 参考答案：（1）PC 的内容为子程序调用指令的地址，SP 和栈顶的内容在题干中已给出，即（PC）=2000H，（SP）=100H，栈顶内容=1000H。（2）子程序调用指令被执行之后，PC 内容为子程序入口的指令地址；返回地址进入栈顶，栈指针减；由于子程序调用指令为双字长，所以返回地址为子程序调用指令的地址加，即 2000H+2=2002H。这样有（PC）=3000H，（SP）=FFH，栈顶内容=2002H。（3）从子程序返回之后，将返回地址从堆栈中弹出到 PC，这是 SP 加 1，栈顶内容恢复到子程序调用指令被执行之前的值，这样有：（PC）=2002H，（SP）=100H，栈顶内容=1000H解题方案：子程序调用和返回指令的执行过程。评分标准：
