2018年6月计算机组成原理 ( 第2次 )作业.doc

上传人:文****钱 文档编号:72715 上传时间:2018-06-16 格式:DOC 页数:8 大小:29.50KB
下载 相关 举报
2018年6月计算机组成原理 ( 第2次 )作业.doc_第1页
第1页 / 共8页
2018年6月计算机组成原理 ( 第2次 )作业.doc_第2页
第2页 / 共8页
2018年6月计算机组成原理 ( 第2次 )作业.doc_第3页
第3页 / 共8页
2018年6月计算机组成原理 ( 第2次 )作业.doc_第4页
第4页 / 共8页
2018年6月计算机组成原理 ( 第2次 )作业.doc_第5页
第5页 / 共8页
点击查看更多>>
资源描述

1、第 2 次作业一、单项选择题(本大题共 70 分,共 25 小题,每小题 2.8 分)1. 字符的编码,目前普遍采用的是( )码。A. 16 进制B. 7 进制C. BCDD. ASCII2. 下溢指的是:( )。A. 运算结果的绝对值小于机器所能表示的最小绝对值B. 运算的结果小于机器所能表示的最小负数C. 运算的结果小于机器所能表示的最小正数D. 运算结果的最低有效位产生的错误3. 计算机能直接识别的语言是( )。A. 高级程序语言B. 汇编语言C. 机器语言D. C 语言4. 计算机操作的最小单位时间是( )。A. 时钟周期B. 指令周期 C. CPU 周期D. 中断周期5. 使 Cac

2、he 命中率最高的替换算法是( )。 A. 先进先出算法 FIFOB. 随机算法 RANDC. 先进后出算法 FILOD. 替换最近最少使用的块算法 LRU6. 若采用双符号位,则发生负溢的特征是:双符号位为( )。A. 00B. 01C. 10D. 117. 高速缓冲存储器 Cache 一般采取( )。A. 随机存取方式B. 顺序存取方式C. 半顺序存取方式D. 只读不写方式8. 设某浮点数共 12 位。其中阶码含 1 位阶符共 4 位,以 2 为底,补码表示;尾数含 1 位数符共 8 位,补码表示,规格化。则该浮点数所能表示的最大正数是( )。A. 27B. 28C. 28-1 D. 27

3、-19. 从用户观点看,评价计算机系统性能的综合参数是( )。A. 指令系统B. 吞吐率C. 主存容量D. 主频率10. ( )不是发生中断请求的条件。A. 一条指令执行结束B. 一次 I/O 操作结束C. 机器内部发生故障D. 一次 DMA 操作结束11. 异步传送方式常用于( )中,作为主要控制方式。A. 微型机的 CPU 内部控制B. 硬连线控制器C. 微程序控制器D. 串行 I/O 总线12. 世界上第一台数字电子计算机是( )。A. 埃尼阿克(ENIAC) B. IBM7090C. 80386D. Apple II13. 在微程序控制器中,执行部件接受微指令后所进行的操作是 ( )。

4、A. 微指令B. 微操作 C. 节拍周期D. 微命令14. 若某个计算机系统中 I/O 地址统一编址,访问内存单元和 I/O 设备是靠( )来区分的。A. 数据总线上输出的数据B. 不同的地址代码C. 内存与 I/O 设备使用不同的地址总线D. 不同的指令15. 在 cache 存储器系统中,当程序正在执行时,由( )完成地址变换。A. 程序员B. 硬件C. 硬件和软件D. 操作系统16. ( )不是发生中断请求的条件。A. 一条指令执行结束B. 一次 I/O 操作结束C. 机器内部发生故障D. 一次 DMA 操作结束17. 在下面描述的 RISC 指令系统基本概念中不正确的表述是( )。A.

5、 选取使用频率低的一些复杂指令,指令条数多。B. 指令长度固定C. 指令格式种类多D. 只有取数/存数指令访问存储器18. 系统级的总线是用来连接( )。A. CPU 内部的运算器和寄存器B. 主机系统板上的所有部件C. 主机系统板上的各个芯片D. 系统中的各个功能模块或设备19. 在虚拟存储器中,当程序正在执行时,由( )完成地址映射。A. 程序员 B. 编译器C. 装入程序D. 操作系统20. 下列命令组合情况中,一次访存过程中,不可能发生的是( )。A. TLB 未命中,Cache 未命中,Page 未命中 B. TLB 未命中,Cache 命中,Page 命中C. TLB 命中,Cac

6、he 未命中,Page 命中D. TLB 命中,Cache 命中,Page 未命中21. 系统总线中地址线的功能是( )。A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备C. 用于选择外存地址D. 用于指定主存和 I/O 设备接口电路的地址22. 设寄存器$s0=0xffffffff, $s1=0x00000001,指令 slt $t0,$s0,$s1 和 sltu $t0,$s0,$s1 执行以后,寄存器$t0 和$t1 的值分别是( )。A. 0,0B. 0,1C. 1,0D. 1,123. 某 32 位计算机的 cache 容量为 16KB,cache 块的大小为 16B,若

7、主存与 cache 的地址映射采用直接映射方式,则主存地址为 1234E8F8(十六进制)的单元装入的 cache 地址为( )。A. 00 0100 0100 1101 (二进制)B. 01 0010 0011 0100 (二进制)C. 10 1000 1111 1000 (二进制)D. 11 0100 1110 1000 (二进制)24. 在不同速度的设备之间传送数据,( )。A. 必须采用同步控制方式B. 必须采用异步控制方式C. 可以选用同步方式,也可选用异步方式D. 必须采用应答方式25. 使用编译或解释两种方式将高级语言编写的源程序翻译成机器指令,下列表述中正确的是( )。A. 机

8、器语言经编译方式转换为计算机能执行的指令B. 汇编语言必须经解释方式转换为计算机能执行的指令C. 编译方式是将源程序逐句翻译,边翻译边执行D. 解释过程不产生目标程序 二、判断题(本大题共 30 分,共 15 小题,每小题 2 分)1. 当正数和负数相加时不会发生溢出。2. 集成电路芯片的成本主要取决于芯片生产数目。3. 运算器的功能就是执行加、减、乘、除四则运算。4. 进位制中的基数是:一个数位中允许使用的最大数码值。5. 一般情况下,动态存储器的速度比静态存储器速度快。6. 数据通路部件是一个用来操作或保存处理嚣中数据的单元。7. MIPS 中的浮点数表示为:浮点数的符号(1 表示负数),

9、指数域为 8 位(包括指数的符号位),尾数域为 23 位宽。这种表示精度只有 23 位。8. 键盘属于输入设备,但显示器上显示的内容既有机器输出的结果,又有用户通过键盘输入的内容,所以显示器既是输入设备,又是输出设备。9. LRU 替换算法的效率比 LFU 高。10. 更强大的指令意味着更高的性能。11. 主控制单元采用多层控制可以减小主控制单元的规模,还可能提高控制单元的速度。12. 无符号整数乘法中左移指令可以代替与 2 的幂次方数相乘。13. 全相联 cache 中没有冲突缺失。14. 一条机器指令由一段微指令编成的微程序来解释执行。15. MIPS 是测量计算机性能的一致性指标。答案:一、单项选择题(70 分,共 25 题,每小题 2.8 分)1. D 2. B 3. C 4. A 5. D 6. C 7. A 8. D 9. B 10. A 11. D 12. A 13. B 14. B 15. B 16. A 17. A 18. D 19. D 20. D 21. D 22. C 23. C 24. C 25. D 二、判断题(30 分,共 15 题,每小题 2 分)1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15.

展开阅读全文
相关资源
相关搜索
资源标签

当前位置:首页 > 学术论文资料库 > 毕业论文

Copyright © 2018-2021 Wenke99.com All rights reserved

工信部备案号浙ICP备20026746号-2  

公安局备案号:浙公网安备33038302330469号

本站为C2C交文档易平台,即用户上传的文档直接卖给下载用户,本站只是网络服务中间平台,所有原创文档下载所得归上传人所有,若您发现上传作品侵犯了您的权利,请立刻联系网站客服并提供证据,平台将在3个工作日内予以改正。