基于 FPGA 的多功能数字钟设计与实现 摘 要 随着人类科技文明的发展，人们对于时钟的要求在不断地提高。时钟已不仅仅被 看成一种用来显示时间的工具，在很多实际应用中，还需要能够实现更多其它的功能。 同时，硬件描述语言和现场可编程门阵列（FPGA ，Field Programmable Gata Array ） 的使用，可以极大地方便电路的设计，结合电子设计自动化（EDA，Electronic Design Automation）技术已经成为一种主导的设计方法。本设计采用自上而下的设计方法，用 Verilog 语言描述电路，并在 EDA 工具下完成综合以及仿真，验证数字钟时序以及功 能。 本课题要求基于 Altera FPGA 设计与实现多功能数字钟。根据系统功能划分为五 个模块，包括分频模块、控制单元、计数模块、响铃模块和七段数码管显示，五个模 块相互作用共同实现系统功能。具有时、分、秒计时功能、通过按键校对时间功能、 整点报时功能以及数码管显示功能，此外还可通过按键切换具有开始、暂停功能的秒 表以及闹铃使用。根据高级数字系统设计和实现的基本流程，通过对系统功能需求进 行分析，对整体
