基于 FPGA 的 AES 加密算法设计与实现 摘 要 随着信息产业在我国国民经济中扮演越来越重要的角色，信息技术的发展和数据 传输的安全性受到了有关部门的重视，加强网络信息安全的加密产品具有广泛的应用 前景。数据加密系统的理论核心是加密算法。目前被业界广泛采用的对称加密算法是 AES 算法。因此，本课题主要研究 AES 加密算法的原理及实现。 加密算法的实现有多种方式，通过硬件来实现加密算法性能上能够得到很大的优 化。在加密数据量比较大和实时性要求比较高的场合得到了广泛的应用。对比 ASIC 和 FPGA 实现的复杂度与成本，最终本文选择重点描述 FPGA 实现 AES 加密算法。 首先，本论文介绍了 AES 加密算法的原理，同时讲述了它与 Rijndael 加密的异同。 其特点是安全高效、容易拓展优化和硬件实现简单。其次，研究了算法实现的关键技 术。在设计过程中，完成了整体结构的规划和各模块的端口定义后，用 Verilog 语言对 电路进行了 RTL 级的描述。之后，使用 Model 公司的 ModelSim 仿真工具进行了软件 平台上的仿真，实现了 128bit 密钥的加解密逻辑
