基于systemverilog的21阶FIR滤波器验证 摘 要 芯片的规模和复杂度随着 SOC 技术、IP 复用技术的发展在急剧膨胀，对验证提 出了巨大挑战，验证已达到芯片设计的瓶颈。在芯片的设计工作中，验证占据将近 70，的工作量，随着 IP 标准化工作的进行，验证占的比例呈逐日上升的趋势。在 SV 语言成为 IEEE 的规范后，基于 SystemVerilog 的 VMM 验证方法学广泛的应用到各 个项目中去，因为它有很强的重用扩展性，更全面的覆盖率，更合理的验证结构。 本次验证所采用的是 VMM 验证方法学，使用 SystemVerilog 语言搭建验证平台。 验证数据滤波器模块fir_filter。通过验证平台向验证目标输入数据，同时向参考模型 输入相同数据。经过验证目标和参考模型的处理，验证平台得到处理后的两种输出数 据，并对两种输出数据进行比对，如果不一致，上报错误信息，并打印到指定文件中。 然后根据仿真波形进行 Debug，查找错误原因，如果是验证目标导致的错误，将错误 相应信息向设计人员报告。如果是验证平台或者参考模型引起的错误，定位问题位置， 解决问题。经验证了 fi
