1、毕业论文开题报告 电气工程及其自动化 基于 CPLD 的奇偶分频设计 一、 课题研究意义及现状 随着数字技术电力电子技术迅速发展，各种各样的电子产品在生活以及生产中发挥越来越重要的作用，已经成为人们不可或缺的一项重要技术。分频器是数字系统设计中的基本电路 ,它的应用领域十分广泛，在设计具体的数字电路时，可能需要多种频率的时钟信号，但实际电路中往往只有一种单一频率的外部时钟输入，此时，可以通过分频器 对某个给定的频率进行分频 ,以得到所需的频率 。常见的分频器有多种，比如：基于 FPGA的分频器，基于单片机的分频器，基于 CPLD的分频器等。这些都是目前数字电子设计中主流实用的分频器。 在电子设
2、计技术领域可编程逻辑器件如 CPLD的广泛应用为数字系统的设计带来极大的灵活性 ,由于该器件可以通过软件编程而对其硬件的结构和工作方式进行重构 ,使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法。设计过程乃至设计观念在传统的数字系统设计中用户能够通过编程方式改变器件逻辑功能只有两种途径即微处理器的软件编程如单片机和特定器件的控制字配置如 8255。 在传统的设计概念中器件引脚功能的硬件方式的任意确定是不可能 的，而对于系统构成的设计过程只能对器件功能和电路板图分别进行设计和确定通过设计电路板来规划系统功能。在此期间大量的时间和精力花在元件选配和系统结构的可行
3、性定位上。 但若采用可编程逻辑器件便可利用计算机软件的方式对目标器件进行设计，而以硬件的 形式实现即定的系统功能。在设计过程中设计者可根据需要随时改变器件的内部逻辑功能和管脚的信号方式，借助于大规模集成的可编程逻辑器件和高效的设计软件用户不仅可通过直接对芯片结构的设计实现多种数字逻辑系统功能而且由于管脚定义的灵活性大大减轻了电路图设计和电路板设计的工作量和 难度。同时这种基于可编程逻辑器件芯片的设计大大减少了系统芯片的数量，缩小了系统的体积提高了系统的可靠性。 高集成度高速和高可靠是 FPGA/CPLD， 最明显的特点：时钟延迟可达纳秒级结合其并行工作方式在超高速应用领域和实时测控方面有非常广
4、阔的应用前景。 CPLD/FPGA 的高可靠性还表现在几乎可将整个系统下载于同一芯片中实现所谓片上系统，从而大大缩小了体积易于管理和屏蔽。 由于 FPGA/CPLD 的集成规模非常大，可利用先进的 EDA 工具进行电子系统设计和产品开发。由于开发工具的通用性，设计语言的标准 化以及设计过程几乎与所用器件的硬件结构没有关系，所以设计成功的各类逻辑功能块软件有很好的兼容性和可移植性。它几乎可用于任何型号和规模的 FPGA/CPLD 中。从而使得产品设计效率大幅度提高。可以在很短时间内完成十分复杂的系统，设计这正是产品快速进入市场最宝贵的特征美国 TI 公司认为一个 ASIC 80%的功能可用 IP
5、 核等现成逻辑合成，而未来大系统的 CPLD/FPGA 设计仅仅是各类再应用逻辑与 IP 核的拼装。其设计周期将更短与 ASIC 设计相比 FPGA/CPLD 显著的优势是开发周期短投资风险小。产品上市速度快 市场适应能力强和硬件升级回旋余地大而且当产品定型和产量扩大后可将在生产中达到充分检验的 VHDL 设计迅速实现 ASIC 投产。 二、课题研究的主要内容和预期目标 1主要内容 本次课题，主要研究的是如何利用 CPLD 制系统的主控模块，该模块主要能实现如下几个功能：对初始频率信号的显示、分频、输入控制分频、分频后的显示。完成软件编程的同时，对 CPLD 开发板进行调试，实现功能的仿真显示
6、。 2预期目标 1）预期设计一个奇偶分频器 ，利用 CPLD 软件编 程实现频率分频电路，主要由 DSP， CPLD，键盘和显示器四部分组成。 其中输入分频模块主要由外部按键控制，根据用户所需分频的多少来自行取值。分频模块和显示模块则实现每次操作的分频和可视化的功能。 2）由于主要是对主控模块进行实现，那么利用 CPLD 设计分频器程序编译成功后，还需要对编译好的程序进行波形图的仿真，通过调节参数来观察程序能否实现频率信号的显示，分频，输入分频的设计要求。 3）然后利用 CPLD 的开发板进行硬件调试。我将对完成的分频器实行一个完整的分频过程，向开发板输入一个已知的频率信号，查看显示功能 是否
7、正确，然后通过分频输入模块输入所需分频值，最后查看分频后数值是否正确。 三、课题研究的方法及措施 键盘 DSP CPLD 显示器 1研究方法 首先要对分频器的和 COLD 进行了解，这需要查阅一定的资料，清楚分频器的原理，各项功能的实现， CPLD 的硬件功能和其内部的逻辑功能。因为本次研究完成的主要是对 频率分频器的主控模块进行编程，其功能模块主要 显示、分频、输入控制分频、分频后的显示 ，那么要根据相关的资料对这些模块进行编译。编译通过后，先用软件进行波形图的仿真，查看其结果。如果波形图软件仿真通过后，我设想是把程序下到 CPLD 开发板中，通过 对按键和显示的设置，并用几次不同的购买情况
8、来验证程序的正确性，到达预期的效果。 2研究措施 1） 收集查阅 DSP 以及 CPLD 的 相关资料，对 CPLD 的应用设计情况进行了熟悉了解；了解不同的设计实现方法，比较现有的相关方案，确定本课题研究和实现方案，然后对方案中的各单元进行了必要的分析和研究。 2）对所研究的频率分频器功能进行分类，具体分成 输入分频，分频和显示 功能，并对各个功能进行软件编程。 3）完成了编程以后，要利用软件的仿真功能对编完的程序进行波形图仿真，通过波形的变化来初步判断程序是否满足预先所要求的功能 。 4）然后利用 CPLD 的开发板进行硬件调试。我将对完成的分频器实行一个完整的分频过程，向开发板输入一个已
9、知的频率信号，查看显示功能是否正确，然后通过分频输入模块输入所需分频值，最后查看分频后数值是否正确。 四、课题研究进度计划 1 2010.9.13 至 2010.11.19 分析任务，查阅 DSP 以及 CPLD 设计相关的资料；对资料进行消化，进行理论准备，方案的考虑和设计；基本完成开题报告、中、英文翻译和文献综述。 2 2011.1.21 至 2011.3.10 决定最佳设计方案；设计出总体实现电路的构架；确定所需 要的元器件。 3 2011.4.1 至 2011.4.22 对功能模块进行软件编程，各单元模块通过调节参数进行软件仿真；然后利用 CPLD 开发板，调节各种参数对模块功能进行硬
10、件调试，对结果进行对比分析。 4 2011.4.22 至 2011.5.15 完成毕业设计论文；做好答辩用的 PPT，并作好答辩准备。 五、参考文献 教师指定： 1 万杰 . CPLD技术及其应用 . 西安电子科技大学出版社 , 1999. 2禇 振勇 . FPGA 设计及应用 . 西安电子科技大学出版社 , 2002. 3 罗朝霞 高书莉 CPLD/FPGA设计及应用， 2007 4刘爱荣 王振成 EDA技术与 CPLD/FPGA开发应用简明教程， 2007 5 郑燕 赫国强 党剑华 基于 VHDL语言与 Quartus 软件的可编程逻辑器件应用与开发， 2007 6 梁淼 刘会军 数字系统
11、电子自动化设计教程， 2008 7 俞一鸣 唐薇 陆晓鹏 Altera可编程逻辑器件的应用与设计 ， 2007 8 黄志强 Xilinx可编程逻辑器件的应用与设计 2007 9 姜咏江 基于 Quartus 的计 算机核心设计 2007 自己选择： 1 宋万杰 罗丰 CPLD 技术及其应用 1999 2 期刊论文 江翠云 基于 CPLD和 VHDL的数字钟的设计 -硅谷 2010(2) 3 James R.Armstrong.VHDL Design Representation and Synthesis VHDL 设计、表示和综合 M.北京：机械工业出版社， 2003， 3. 4 王诚，薛小刚，钟信潮 .FPGA/CPLD 设计工具 XlinxISE 使用详解 M.北京：人民邮电出版社，2005， 1
