约翰逊计数器实验报告含截图及源代码(共13页).docx

精选优质文档-倾情为你奉上 西 安 邮 电 大 学 （电子工程学院）VerilogHDL实验报告实验名称： 约翰逊计数器 专业名称： 集成电路与集成系统班 级： 电路1501 学生姓名： 张璐学号（8位）： 实验日期： 1、 功能描述2、 设计方案三、验证方案4、 设计代码(一）约翰逊计数器modulecount(reset,clk,out);inputreset,clk;outputout;reg7:0out;reg 23:0c;reg