1、 1 毕业论文 文献综述 电气工程及自动化 DDS正弦波信号发生器的实现 摘要： 利用 FPGA芯片及 D/A转换器 ， 采用直接数字频率合成技术 ， 设计实现 DDS正弦信号发生器 ， 同时阐述了直接数字频率合成 （ DDS） 技术的工作原理 、 电路结构 ， 及设计的思路和实现方法。 关键词： DDS； FPGA；正弦波信号发生器 随着通信应用的扩展，直接数字频率合成 (DDS)技术是从相位概念出发直接合成所需波形的一种新的频率合成技术，它在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率及集成化等一系列性能指标方面已超过了传统频率合成技术，频 率合成技术是将一个 （ 或多个 ） 基
2、准频率变换成另一个（或多个）合乎质量要求的所需频率的技术，在通信、雷达、导航、电子侦察、干扰与抗干扰等众多领域都有应用 1。 DDS技术是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术，同传统的频率合成技术相比，它具有极高的频率分辨率、极快的变频速度，变频相位连续、相位噪声低，易于功能扩展和全数字化便于集成，容易实现对输出信号的多种调制等优点，满足了现代电子系统的许多要求，因此得到了迅速的发展。 以正弦波信号发生器为例 ， 利用 DDS技术可以根据要求产生不同频率的正弦 波 ， 而且可以控制其初始相位和幅度 ， 同样也可以利用 DDS技术产生任意的波形 2、 3。 DDS原理图
3、如图 1所示。 图 1 DDS的结构原理 DDS是一种全数字化的频率合成器，由相位累加器、波形 ROM查找表、 D A转换器和低通滤波器LPF构成。时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器的位数，相位分辨率取决于 ROM的地址线位数，幅度量化噪声取决于 ROM数据位字长和 D A转换器的位数 4、 5。相位累加器是 DDS技术的 系统的核心，它是由一个 N位累加器和 N个位寄存器组成的，主要是对频率控制字的 2进制码进行累加运算，是典型的反馈电路。相位调节器主要用于信号的相位的调节。波形 ROM查找表主要是存储波形抽样值， D/A转换器就是将数字量波形幅值转换求频
4、率的模拟量信号。低通滤相位累加器 相位调制器 ROM 查找 LPF D/A 频率字输入 基准时钟 CLK 输出 相位字输入 2 波器就是将频率的模拟量信号转换成正弦波信号输出 6、 7。 目前实现 DDS 的主要有三种实现方案： 一 ， 采用传统的硬件电路组合实现，可靠性差、系统庞大、灵活性小、线路复杂、调试安装都不方便，且扩展功能困难，不宜在短时间内完成。 二 ， 采用单片机为核心实现，单片机处 理速度使 DDS 的频率范围非常有限，加上单片机本身端口较少，对于一个外部频率选择键盘输入、 ROM 地址查表输出以及 LED 数码 管显示的系统来说，端口资源变得非常紧张。三 ， 采用 FPGA
5、作为控制器，利用其丰富的 I/O 资源，并行处理 数据 。具有高密度、高速度、多功能、低功耗 、设计灵活方便、可无限次反复编程等特点，由 FPGA 完成信号的产生、频率控制、 LED 显示等 ， 其优点在于系统结构紧凑，可以实现复杂的测量与控制 8、 9。 本研究的课题主要根据方案三来设计，该方案的系统 主要 由健盘 模块 、 LED 显示 模块 、 FPGA单元 控制模块 、 D A 转化 模块 和低通滤波器 组成， 以 FPGA 为主控制芯片，结合 DDS 直接数字频率合成技术产生正弦波信号 10。 键盘 模块，主要是 通过键盘电路改变频率控制字 K，从而实现对正弦信号的频率、相位的初始化
6、设置。为了节省 FPGA 的 I O 端口，简化硬件线路，键盘电路采 用 44 矩阵式健盘。键盘共设有 14 个键，其中包括 4 个功能健。 按键 09 设置为输出频率， ENTER 键为确定 ， 用于对波形信号设置的确认，波形信号的设置必须 “ 确定 ” 后才有效 ， CLR 键为清零， 将频率数字快速全部清零 ， “ ”和 “ ”键为增减信号频率。 使用时先通过 “0 9”、 “ ”、 “ ”12 个设置按键输入所需信号频率，再按下 ENTER 执行健，刷新频率控制字 K，使输出信号频率发生变化。 CLR 键用于将原有的设定值清零 11。 LED 显示模块， 主要是完成频率控制字的显示，采
7、用八位的由键盘输入的频率控制字，累计寻址，读取 8 位地址长度 256 点的一个周期波形的数字幅度信息，所以频率控制字控制着频率的大小，而恰好此时的频率控制字就是系统输出波形的频率，所以， LED 显示的也是波形的频率。此模块主要的功能是将外部键盘的 8 位二进制数转换成三位 BCD 码。 FPGA 控制模块 包括键盘转换频率控制字、 LED 显示控制、相位累加器、 ROM 查询表的实现。键盘电路是一组按键开关的集合， FPGA 扫描键盘电路的电平信号， 在基准时钟控制下， 通过 FPGA中指定程序转化为频率控制字 K 输入到相位累加器， 以得到相应相位数据，而相位累加器的相位频率就是 DDS
8、 输出信号 频率 12。相位调制器接收相位累加器的相位输出，主要用于信号的相位调制，其输出的数据作为查找表的相位取样地址。这样就可把存储在波形 ROM 内的波形抽样值 (-进制编码 )经查找表查出，完成相位到幅值转换，再经 DAC 将数字量形式的波形幅值转换成所要求频率的模拟量形式信号，最后由低通滤波器将 DAC 输出的阶梯状波形平滑为所需的连续波形，即可得到由频率控制字决定连续变换输出的正弦波。 低通滤波电路 模块， 滤波器是一种能通过有用频率信号而同时抑制 (或衰减 )无用频率信号的电子3 装置。由于运算放大器具有近似理想的特性，且可以省 去电感，得到接近理论预测的频率响应特性。构成有源滤
9、波电路后还具有一定的电压放大和缓冲作用，并能减小体积， 使用 低通滤波器 将 滤除阶梯信号中的谐波分量 ，一般 采用 2 阶低通滤波电路，阶梯信号通过低通滤波，使得输出信号频谱纯度较好，失真较小。 利用 VHDL 语言在 Quartue软件中对 DDS 正弦波信号发生器要实现的功能进行编程，对设计进行仿真，观察仿真结果是否和预想的效果相同 13、 14。 基于 FPGA 进行直接数字频率合成 (DDS)的设计 ,实现了一个正弦波信号发生器，实现 DDS 调频信号电路，只要改变 FPGA 中 ROM 内的数据和控制参数， DDS 就可以产生任意调制波形，且分辨率高，具有相当大的灵活性。 DDS
10、技术嵌入到 FPGA 芯片所构成的系统中，所需要的成本远远低于专用芯片的价格。所以采用 FPGA 来设计 DDS 系统具有很高的性价比 15 参考文献： 1 Stephen Brown,Zvonko Vranesic.Fundamentals of Digital Logic with Verilog Design(2nd Edition)M.New York:McGraw-Hill,2007,5. 2 李海松等 DDS的相位截断及相应的杂散信号分析 J微电子学与计算机， 2006， 23(2)： 141 143 3 Ming-Bo Lin.Digital System Designs and
11、 Practices: Using Verilog HDL and FPGAs M.New York:McGraw-Hill,2008,8. 4 白居宪 .直接数字频率合成 M.西安：西安交通大学出版社， 2007.7. 5 黄智伟 .锁相环与频率合成器电路设计 M.西安：西安电子科技大学出版社， 2008.1. 6 刘延飞等 .基于 Altera FPGA/CPLD的电子系统设计及工程实践 M.北京： 人民邮电 出版社， 2009，9. 7 杨晓慧等 .基于 FPGA的 EDA/SOPC技术与 VHDLM.北京：国防工业出版社， 2007.7. 8 刘皖等 .FPGA设计与应用 M.北京：清
12、华大学出版社， 2006.6. 9赵雅兴 .FPGA的原理、设计 与应用 M.天津：学出版社， 2003.11. 10 张庆玲等 . FPGA原理与实践 M.北京：北京航空航天大学出版社 ,2006.4. 11 朱恭生等 . FPGA/CPLD系统设计与应用案例 M.北京：中国电力出版社， 2009. 12 刘韬等 . FPGA数字电子系统设计与开发实例导航 M.北京：人民邮电出版社， 2005.6. 13 乔长阁等 . 用 VHDL设计电子线路 M.北京：清华大学出版社， 2000.8. 14 周润景 等 .基于 Quartus的 FPGA/CPLD数字系统设计实例 M.北京：电子工业出版社， 2007年 8月 . 15 贾立新 等 .电子系统设计与实践 M.北京：清华大学出版社， 2007年 4月 .
