全加器实验报告(共8页).docx

精选优质文档-倾情为你奉上 全加器设计实验报告 姓名： 班级： 学号：实验目的：1. 熟悉Quartus原理图设计流程,学习简单电路的设计方法、输入步骤、层次化步骤。2. 掌握QuartusII的文本输入方式的设计过程，理解VHDL语言的结构级描述方法，学习元件例化语句的设计方法。实验原理：一位全加器可以用两个半加器及一个或门连接而成。要求使用原理图输入的方法先进行底层半加器设计，再建立上层全加器设计文件，调用半加器和或门符号，连线完成原理图设计。全加器可以用两个半加器和一个或门连接而成，在半加器描述的基础上，采用COMPONENT语句和PORT MAP语句就可以很容易地编写出描述全加器的程序。一.原理图1.半加器 实验步骤1.打开Quartus 软件，选择新建命令，在新建对话框中选择原理图文件编辑输