1、本科毕业设计 (论文 )开题报告 通信 工程 基于 FPGA 设计算术处理器 一、 课题研究意义及现状 在人类学会交易的时候，计算机也随之产生，而算盘作为计算最实用的工具存在了几千年。算盘构造简单，便于掌握，使用方便，成为计算理财不可缺少的工具。算盘从明代开始传人朝鲜、日本等东亚国家。清代时算盘随着经济文化交流传入东南亚诸国。二次世界大战后，美国从日本引进算盘，可见算盘在人们的日常生活中起着非常重要的作用。可是随着人类文明的进步和科学技术的不断发展。算盘已经越来越不能满足高强度、高难度、高速度的复杂计算。这时，一种新的电子 产品问世了，它就是电子计算器。电子计算器的发明是跨时代的，它比算盘计算
2、快了几百几千倍。计算的结果比算盘更精确，操作方法更方便、更简单易学，计算范围更广，并且小巧、轻便。而随着计算机的普及，越来越多人在实用计算机，越来越多的工作离不开计算机。可以说计算机已经成为现代社会中不可或缺的工具。而电子计算器的功能也已软件的形式进入计算机的软件世界，这不仅给人类带来了更大的便利，更为人们引人了更快的计算速度和更强大的运算功能 在国外，电子计算器在集成电路发明后，只用了短短几年就完成了技术飞跃，经过激烈的市场竞争，现在的 计算器技术已经相当成熟。计算器已慢慢脱离原来的“辅助计算工具”的功能定位，正向着多功能化、可编程化方向发展，在各个领域得到广泛的应用。可以说，计算器就是一个
3、“微微型”的计算机。 国内也有厂商利用计算器芯片开放新的产品，但对计算器技术的研究、计算器芯片的设计还处于起步阶段。计算器的重要功能还是在“计算”，不妨称为“低档计算器”。即便是对这种计算器，很多厂商也只从事组装、销售的业务。一些IC 设计公司、芯片提供商也开始研究计算器技术 . 二、课题研究的主要内容和预期目标 主要内容 1.了解 Verilog HDL 语言 ,FPGA 芯片 整体结构及其性能特点 2.掌握加法器的工作原理，在此基础上掌握其他运算 3.掌握 FPGA 芯片的 各基本组成模块，各模块的功能，各模块的连接 4.了解计算器的组成结构和结构参数 5.通过实验测试 算术 器的运行结果
4、 预期目标 1.熟练运用 FPGA 芯片 2.通过 FPGA 芯片 设计一个 计算 器，并仿真 3.通过实验熟悉 FPGA 芯片和运算过程 3.通过记录的数据和查询的文献完成论文 三、课题研究的方法及措施 1.查阅相关资料，了解 Verilog HDL 语言和 ,FPGA 芯片 ，掌握 计算 器 的工作原理 2.熟悉各种 计算 器和 FPGA 芯片 ，了解 计算器原理 3.针对不 同 运算计算 器 ，设计的不同的程序进行测试 4.利用 FPGA 技术设计 计算 器 5.调试 计算 器程序的正确性 6.最后，整理各阶段的设计和调试记录等各种文档，写成论文稿 四、课题研究进度计划 第一学期第 7周
5、 第一学期第 9周： 选择设计题目，并查询 FPGA芯片和计算器 器相关的文献资料； 第一学期第 10周 第一学期第 11周： 撰写文献综述，完成外文文献的翻译； 第一学期第 12周 第一学期第 13周：查询 FPGA芯片 及计算器的资料，完成开题报告； 第一学期第 14周 第一学期第 16周：深入的了解算术处理器的知识，并准备毕业论文提纲 第一学 期第 17周 第一学期第 20周：在基于理论知识的基础上，进行实验操作，完成毕业论文初稿； 第二学期第 1周 第二学期第 6周：在实验室里进行算术器的配置并进行测试，对毕业论文进行修改，完成最终稿； 第二学期第 7 周 第二学期第 8 周：上交毕业
6、设计相关文档，准备答辩。 五、参考文献 1赵亚威，吴海波 .基于 FPGA 的快速加法器的设计与实现 J 沈阳 现代电子技术 2005 10-201 2 徐志军 ,徐光辉 .CPLD/FPGA 的开发与应用 M.北京 :电子工业出版社 ,2002 236-240 3 安印龙 ,许琪等 . 并行加法器的研究与设计 J.西安 :晋中师范高等专科学校校报 J,2003, 20(4):330-3344 项玮郭立白雪飞 基于 Verilog 语言的循环式加法器的设计 J 合肥 计算机工程与应用 2004 5 胡 滨 基于 Verilog 语言的可预置加减计数器的设计 J 西安 现代电子 技 术杂志 J
7、2007， 16-255 6董良威 姚文卿 基于 VerilogHDL 的数字加法器的设计比较与优化 J 常州 常州工学院学报 2009 3 7 谢莹 , 陈琳 16位超前进位加法 器的设计 合肥 合肥工业大学学报 2004 27 8赵娟李振坤刘怡俊等 基于 Verilog HDL 设计实现的乘法器性能研究 J广州 广州工业出版社 2008 24- 3-2 9 钟信潮 ,薛小刚等 . 高速数字串行加法器及其应用 J.电子技用 ,2004,(1):60-62 10Chunhui Zhang， Yun Long， Fadi Kurdahi A MerarcNcal pipelin ing arch
8、itecture and FPGA implementation for lifting-based 2-D DWTJ Real-time Image Proc， 2007 (2)： 281 29 11Arash Saifhashemi Hossein Pedram Verilog HDL, Powered by PLI: a Suitable Framework forDescribing and Modeling Asynchronous Circuits at AllLevels of Abstraction Iran 2008（ 1）： 25-33 12 尤菲菲 基于 FPGA昀 流水线乘法器设计 J 科技信息 2009（ 10）
