基于FPGA的数字频率计设计报告(共20页).doc

精选优质文档-倾情为你奉上电子技术综合试验实验报告班级：测控一班学号：姓名：李大帅指导老师：李颖基于FPGA的数字频率计设计报告一、 系统整体设计设计要求: 1、被测输入信号：方波 2、测试频率范围为：10Hz100MHz 3、量程分为三档：第一档：闸门时间为1S时，最大读数为999.999KHz 第二档：闸门时间为0.1S时，最大读数为9999.99KHz 第三档：闸门时间为0.01S时，最大读数为99999.9KHz。4、显示工作方式：a、用六位BCD七段数码管显示读数。 b、采用记忆显示方法 c、实现对高位无意义零的消隐。 系统设计原理: 所谓“频率”，就是周期性信号在单位时间(1秒)内变化的次数。若在一定的时间间隔T内计数，计得