1、本科毕业设计 (论文 )开题报告 电子信息 工程 基于 VHDL 的数字钟设计 一、 课题研究意义及现状 数字钟是一种用数字电路技术实现时、分、秒计时的装置 ， 与机械式时钟相比具有更高的准确性和直观性 ， 且无机械装置 ,具有更长的使用寿命 ,因此得到了广泛的使用 。 数字钟从原理上讲是一种典型的数字电路 ， 其中包括了组合逻辑电路和时序电路 。数字钟 用 LED 显示器代替指针显示进而显示时间 ， 减小了计时误差 ，主要功能有 时、分、秒 时间的显示、 时和分的校对 、整点报时等。 目前数字钟的设计方法主要有纯数字芯片、单片机芯片、 FPGA 芯片等。纯数字 芯片 设计的芯片 数目比较大，
2、外围电路比较复杂，给设计和制作带来很多不便，并且容易出现电路不稳定、精度低、开发周期长等问题。 单片机芯片设计 利用单片机的内部定时器完成计时功能，虽然外围电路比较简单，但是修改和产品升级比较麻烦，因为单片机的资源相对较少。FPGA 芯片设计的 外围电路比较简单 ， 精度较高 ， 能够满足更高精度的要求 ， 并且设计比较的 人性化 。 二、课题研究的主要内容和预期目标 主要内容： 要求利用 DEII 平台进行开发设计 。 以 DEII 平台的 50MHz 时钟为基准 ， 设计一简单的数字钟 ， 能显示时 、 分 、 秒 、 并可进行修正 。 预期 目标： 针对数字时钟系统采用模块化设计方法，各
3、模块电路的设计通过 VHDL 语言编程实现，然后在 QUARTUS II 环境下进行编译和仿真，并逐一调试验证程序的运行状况。完成 24h 计时和辅助功能设计，证明方案的可行性 。 三、 课题研究的方法及措施 图 1 数字钟电路原理框图 1、 熟悉 QUARTUS II 软件环境， QUARTUS II 支持 Altera 的片上可编程系统（ SOPC）开发，集系统级设计、 嵌入式软件开发 、可编程逻辑设计于一体，是一种综合性的开发平台。 2、 设计数字钟的各个模块 ，如图 1 所示包括时、分、秒显示模块、分频模块、整点报时比较模块等。 3、 将经过单元测试的模块放在一起形成一个 模块联调 。
4、 模块联调 的目的是测试模块间接口的正确性。 4、 对各个 功能 模块进行编译并仿真， 确保所有模块都是准确的。 5、 根据 DEII 电路板的实际情况，锁引脚，下载至电路板，观察数字钟的实际情况。 四、 课题研究进度计划 毕业设计期限：自 2011 年 10 月 10 至 2012年 4月 20日。 第 1 周 第 2 周：查阅硬件资料 ,研究该类产品的设计技术。 第 3 周 第 4 周 ： 查阅 数字钟设计的各类方法 的相关资料，完成开题报告、文献综述、外文翻译。 第 5 周 第 6 周： 系统总体方案设计，硬件电路设计与制作。 第 7 周 第 8 周： 软件程序设计、系统调试以及撰写论文
5、。 第 9 周 第 10 周：作品完善，论文修改。 五、参考文献 1 徐向民 .数字系统设计及 VHDL 实践 M.北京 :机械工业出版社 ,2007,10. 2 褚振勇 , 翁木云 .FPGA 设计及应用 M.西安 :西安电子科技大学出版社 ,2002,7. 3 汉泽西 .EDA 技术及其应用 M.北京 :北京航空航天大学出版社 ,2004,5. 4 张志刚 .FPGA 与 SOPC 设计教程 -DE2 实践 M.西安：西安电子科技大学 ,2007， 4. 5 杨妮 .数字钟的设计 D.贵州大学职业技术学院 ,2010. 6 徐大诏 .基于 FPGA 实现的数字钟设计 J.江苏财经职业技术学院 ,2009,5,12(4):100104.
