1、 1 本科毕业设计 (论文 )文献综述 电子信息 工程 智能抢答器设计 摘要： 抢答器是一种广泛应用于企事业单位和商业部门，为各种知识竞赛、文娱活动提供公正客观快速裁决的一种常用电子设备，也是一种逐渐成型的电子产品。本文介绍了以硬件电路、 FPGA/CPLD、单片机三种实现抢答器的方案。 关键词 ：智能抢答器 FPGA 单片机 集成电路 概述 抢答器是各类竞赛中的必备设备 , 以客观的电子电路进行状态判断 , 避免竞赛的不公平。 随着科学技术的发展和普及，各种各样的竞赛越来越多，其中抢答器的作用也就显而易见目前很多抢答器基本 上采用纯硬件电路设计，使用起来不够理想因此设计一更易使用和区分度高的
2、抢答器成了非常迫切的任务 。纯硬件电路设计思路简单 , 但电路实现起来复杂。单片机则相对灵活 , 但随着抢答组数的增加存在 I/O口不足的问题。采用 FPGA/CPLD 避免了硬件电路的焊接与调试 , 同时由于 I/O端口丰富 ,可以在设计的基础上略加修改实现具有多组输入的抢答器 , 增强了系统的灵活性 1。 本文对智能抢答器的各种实现方案进行综述。 一 、 硬件电路智能抢答器 纯硬件电路竞赛抢答器主要由 74 系列集成电路组成。该抢答器除具有基本的抢答功能外 , 还具有定时、计时和报警功能。主持人通过时间预设开关预设抢答时间 , 系统将完成自动倒计时。若在规定的时间内有人抢答 ,则计时自动停
3、止 ; 若在规定的时间内无人抢答 , 则系统中的蜂鸣器发响 , 提示主持人本轮抢答无效 , 以此实现报警功能。 文献 2基于纯硬件电路基本特点提出 了一种方案，方案设计框图如图 1所示 2 图 1 抢答器设计框图 主持人按动控制开关，最先抢答的选手的电平信号先经过优先编码器，再一次经过数据锁存器，此时已经限制了其他选手的抢答，信号再经过译码器和七段数码显示器，将最先抢答的该选手编号显示，并同时产生报警信号，完成抢答功能；如果没人抢答， 30秒计数器 到 00也会发出报警信号，完成计时功能。 文献 3设计的抢答器则是将抢答按钮直接与锁存器相连，将最先抢答的选手编号锁定，再经过优先编码器、译码器和
4、七段显示器，最后显示的是选手的编号，经过优先编码后的 信号到单稳态触发器。单稳态触发器与报警电路相连，实现了抢答后显示编号同时发出报警信号的功能。 两个硬件电路设计的方案各有特点，相比之下前者原理更为简单，更容易实现报警提示功能。减少了布线，降低了产生错误的可能性。这两种实现方法技术已经相当成熟，电路精确可靠，但涉及器件多，电路复杂，成本高，出错率也高。 二 、 FPGA/CPLD 智能抢答器 基于 FPGA 的智能抢答器是一种采用现场可编程门阵列 (FPGA)为核心器件的新型智能抢答器的设计方法，具有现场可编程在系统调试的功能。能够在产品设计开发、制造过程中对产品中的器 件、电路板甚至整个电
5、子系统的逻辑和功能随时进行组态或重组 4。 文献 5利用 EDA技术，采用自顶向下的设计方法，使用 Verilog HDL语言设计。采 用Altera公司的 FLEX10K系列 EPF10K10LC84-4器件实现一款四路抢答器，能识别最先抢答信号，显示该台号；对回答问题所用时间进行计时、显示、超时报警同时具有复位功能和倒计时启动功能。 文献 6提出了 基于 Cyclone系列 EP1C2OF400芯片设计了一款智力竞赛抢答器，用四位拨码开关键模拟抢答，电路不仅能实现自锁和互锁，而且能用指示灯准确 地显示抢答优先结果3 并开始在数码管上显示 60秒钟计时， 60秒钟过后蜂鸣器会自动报警。 文献
6、 7则选用 Altera 的 MAX74000S 系列的 EPM7128LC84215 CPLD 芯片设计 实现了一款 8 路抢答器， 设置了 S1-S8 共 8 个抢答开关。主持人控制开关控制系统清零。当主持人复位使抢答有效开始后，第一个抢答者按下按钮，电路记忆下其组别，封锁其他各组按钮，编译码电路显示第一抢答组别号，蜂鸣器报警。设置违规电路，有人在主持人按下复位健前按下按钮，给出违规信号。 基于 FPGA和 CPLD设计的智能抢答器， 都运用 VHDL语言编程。电路的生成基本上是由计算机来完成，将使用户能较快地完成更复杂的数字电路设计， 由于没有器件之间的物理连接，调试及故障排除更迅速、有
7、效。 FPGA和 CPLD相比， FPGA大部分的是基于 SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入 SRAM中。相比 FPGA， CPLD主要基于 EEPROM或 FLASH存储器编程，在系统断电时编程信息也不丢失。 三 、 单片机智能抢答器 单片机芯片作为控制系统的核心部件，它除了具备微机 CPU 的数值计算功能外，还具有灵活强大的控制功 能，以便实时检测系统的输入量、控制系统的输出量，实现自动控制 8 文献 9提出了以 STC89C52RC单片机为核心的抢答器，单片机控制器的四个模块分别为：存储模块、显示模块、语音模块、抢答开关模块。工作时，用按键
8、通过开关电路输入各路的抢答信号，经过单片机的控制处理并产生不同的与输入信号相对应的输出信号，最后通过 LED数码管显示相应的路数。由于单片机技术比较成熟，应用起来方便、简单。并且单片机周围的辅助电路也比较少，便于控制和实现。系统具有极其灵活的可编程性，能方便地对系统进行功能的扩张和更改。 文献 10介绍了一款基于单片机的九路智能抢答器，采用单片机 AT89C2051实现主要功能。抢答器允许 9位选手进行抢答，当并显示剩余答题时间与剩余允许抢答时间及抢答选手号，有状态显示电路及报警电路。抢答开始后，开始倒计时，在规定时间内第一个抢答组号在显示屏上输出，又开始倒计时规定选手回答时间，时间到，蜂鸣器
9、报警。规定时间无人抢答，蜂鸣器报警。抢答电路的原理 框图如图 2所示： 4 图 2 九路抢答器设计框图 基于单片机实现的智能抢答器，电路简单，成本低，灵敏可靠且实用性强。不过在抢答选手增多的情况下，会出现 I/O口不足的情况。 四、总结 智能抢答器的运用范围越来越广。对抢答器的可靠性，准确性的要求越来越高。以纯硬件电路实现的抢答器， 性能可靠，能方便地完成选手抢答的基本功能，但由于抢答器功能要求较高，所以电路连接电路相对较多，而且复杂，并且制作工序 比较烦琐，使用不太方便 。基于单片机实现的抢答器，用编程语言代替了大部分的硬件连接电路，不但节省了制作成本，缩短了制作周期，提高了抢答器的准确性和
10、可靠性，具有反应快，区分度高的、操作简便和实用性的特点。基于 FPGA/CPLD实现的抢答器，成本低，制作周期也相对较短，使用比较灵活，但精确度不高。 参考文献： 1 单海校 . 电子综合实训 M.北京大学出版社 2008 年 . 2 罗萍，凌家良 数字逻辑电力试验指导书 M 广东惠州学院电子信息系出版， 2008年 . 3 王虎林 .宋雪丽 .一种数字式竞赛抢 答器的设计 J. 山东轻工业学院机械工程学院2009 年 ,60-67. 4 杨俊秀 , 赵文来 , 鲍 佳 .基于 FPGA 的多路抢答器设计与实现 J 浙江理工大学学报 ，2010 年 3 月， 第 27 卷 , 第 2 期， 2
11、49-253. 5 5 杜新虎，韩芝侠 基于 FPGA 的智力抢答器设计与实现 J实验室研究与探索， 2008 年3 月，第 27 卷第 3 期， 36-39. 6 付青青，吴爱平 . 基于 FPGA 的多路抢答器设计 J. 现代机械， 2008 年 第 6 期 ,37-39. 7 刘开绪 . 可编程逻辑器件在抢答电 路设计中的应用 J. 沈阳工业大学学报， 2007 年 29 卷 第 1 期 ,103-106. 8 皮大能，南光群，刘金华 .单片机课程设计指导书 M.北京：北京理工大学出版 2010年 . 9 文明月 AT89S52 单片机的抢答器设计与实现 J. 科技创新导报， 2009 年 第 28期 ,35-36. 10 周功明，周陈琛 . 基于单片机 AT89C2051 的九路多功能智力竞赛抢答器的设计 J.现代电子技术， 2006 年 第 29 期 ,162-163. 11 JOURNAL OF JIAMUSI UNIVERSITY(NATURAL SCIENCE EDITION)J 2009,27(3).
