1、 1 本科毕业设计 (论文 )文献综述 电子信息 工程 基于 FPGA 的曼彻斯特编码器设计原理 摘要 ： 本文首先介绍了编码的定义，概述了曼彻斯特码的设计思想与原理，阐述了基于CPLD/FPGA 的曼彻斯特编解码设计和 AVR 单片机中曼彻斯特编解码的设计 ,并指出各自的优缺点。 关键词： 曼彻斯特码 ;同步信号 ;VHDL;仿真 1、 编码技术概述 编码就是 用预先规定的方法将文字、数字或其他对象编成数码，或将信息、数据转换成规定的电脉冲信号 ， 将数据转换为代码或编码字符，并能译为原数据形式 1。编码在 电子计算机 、电视、遥控和通讯等方面广泛使用。编码是信息从一种形式或格式转换为另一种
2、形式的过程。解码，是编码的逆过程。 通信系统可以分为模拟通信系统和数字通信系统两大类。数字通信具有许多模拟通信无法比拟的优点，特别是与计算机技术相结合，显示出了强大的生命力，已经成为现代通信发展的主流。信源编码是数字通信系统的重要组成部分，它的作用一方面是把信源发出的模拟信号转化成以二进制为代表的数字式信息序列完成模拟信号数字化。另一方 面为了使传输更有效，把与传输内容无关的冗余信息去掉，完成信源的数据压缩。 人类感觉器官可以接受的信息，如话音、图像等大多数是以模拟形式出现的。在利用数字通信系统传输这些模拟信号时，首先要将模拟信号数字化，然后再用数字通信方式传输。在正弦波调制中，调幅（ AM）
3、、调频（ FM）和调相（ PM），已调信号在时间上是连续的，他们均属于模拟调制 2。而在脉冲调制中，脉冲幅度调制（ PAM）、脉冲相位调制（ PPM）和脉冲宽度调制（ PWM）等，虽已调波在时间上被抽样离散化，但各自调制参数却是按照信源的规律连续地变化，所以仍属 于模拟调制范畴。如果在调制过程中采用抽样、量化、编码等手段，使已调波不但在时间上是离散的，且在幅度变化上用数字来体现，这便是模拟信号数字化。最常用的模拟信号数字化方法是脉冲编码调制（ PCM）， 实际上是连续模拟信号的数字采样表示 ， 脉冲编码调制 (PCM)编码器和解码器位于一个图像编码系统的起点和终点 。 2、 曼彻斯特编码技术
4、2 2.1 曼彻斯特编码解码概述 Manchester 码又称双向码。它是对每个二进制代码分别利用两个具有 2 个不同相位的二进制新码去取代的码 3。编码规则之一是 : 0-01(零相位的一个周期的方 波 ) 1-10(n 相位的一个周期的方波 ) 双向码的特点是只用两个电平，而不像前面的三种码具有三个电平。与用高、低电平表示 0， 1 的非归零二进制码相比，在连 0 或连 1 的情况下 (在传真通信以及图象数据传输等方面，这种情况经常发生 )，更易于提取同步时钟信息，又无直流漂移，且有强的抗干扰能力，编、译码过程比较简单。 2.2 曼彻斯特编解码原理 根据实际场合的要求曼彻斯特编解码分为广义
5、的编解码和狭义的编解码。 2.2.1 广义曼彻斯特编解码 广义曼彻斯特编解码不区分数据格式，不须要检测编码周期是否开始，并辨别同步字 (命令 /数据 )，不须要识别数据位、附加奇偶校验位。编解码时把任何信号当成有效数据。 2.2.2 狭义曼彻斯特编解码 在一些应用中实际对曼彻斯特编解码器设定了固定的格式，并要求编码器产生同步字、校验位功能，相应解码器有识别同步字、校验位功能。例如在油田测井领域广泛用到的PCM3508 信号就是狭义上的曼彻斯特码数据。 下面是上述模式的一种典型格式：每帧信息由同步头、数据及校验位三部分组成共 20位。同步类型有两种，都占用 3 个位周期。先高电平后低电平的为命令
6、同步，各自平宽度均为 1.5 个周期，反之则为数据同步；中间是数据 占 16 位，在每个位的中间有跳变，高到低跳变表示“ 1”，低到高跳变表示“ 0”；最后有一位校验位。曼彻斯特码在测井电缆上的传送速率为 20kbps，每帧数据占 1ms 时间。 2.3 曼彻斯特编解码的特点 曼彻斯特编码最大的优点是：数据和同步时钟统一编码，曼码中含有丰富的时钟信号，直流分量基本为零，接收器能够较容易恢复同步时钟，并同步解调出数据，具有很好的抗干扰性能，这使它更适合于信道传输 4 。 3、 曼彻斯特编码的实现方案 3.1 基于 CPLD/FPGA 的曼彻斯特编码设计原理 3 3.1.1 编码 编码是解码的逆过
7、程。 编码的过程也可以分为两部分：一是检测编码周期是否开始，以决定产生正跳变沿；二是对串行的数据进行编码，之后编码周期结束。编码器的输入时钟(clk2x)为 2MHz。当写信号 (wr)为高电平时，开始产生正跳变沿，并使 clklx-enable 为高电平，这样，正跳变沿产生完成即开始编码过程。将 clk2x 进行二分频可得到 clklx，这样可使归零制的数据 (nrz)与 clklx 相对应。此后再在 clklx_enable 高电平和 clk2x 正跳变的情况下 5，将归零制码 (nrz)转换成相应的曼彻斯特码 (meo)。最后，信号 (wr)为低电平时，以使 clklx_enable 为
8、低电平，结束编码过程。 3.1.2 解码 根据曼彻斯特码的特点，可将该码的解码过程分成三部分：一是启动解码时钟，即通过检测一个数据跳变沿来使能时钟。二是对曼彻斯特码形式的数据进行解码。三是将串行数据转换成并行数据。 输人的时钟为 clkl6x 的时钟，串行的曼彻斯特码的数据与单倍的时钟相对应。首先，串行的曼码由 clk16x 的时钟采样 6，之后再将采样到的数据先后存放在两个寄存器中，当两个寄存器中的值不一致时，即开始解码过程，从而完成检测数据变化的进程。分频计数进程用 来产生 clklx，并用分频计数的结果来实现 1 4 和 3 4 点的采样。 3.1.3 基于 CPLD/FPGA 的曼彻斯
9、特码实现 本设计进行了多个文件的分块设计，然后将这些文件映射到顶层文件进行综合，并运用VHDL 对单个文件进行编写、仿真和优化 7。在用到组合逻辑时， Syn-plify 会尽量避免锁存器的出现，节省逻辑单元。 Synplify 和其他综合软件一样，编译后所生成的电子设计交换格式文件 (EDIF)可以在 Active-HDL 中进行编译、仿真、分配引脚和其它优化处理。因此，采用 Active-HDL6.1 和 Synplify7.3 相结合对 CPLD 进行设计、优化、综合，可以提高系统性能和芯片资源的利用率 8。 该方案优点： 本设计具有一定的通用性，它的逻辑大部分只涉及到编、解码器本身；而
10、它与外部的接口十分简单，只要对其读、写并对跳变沿信号进行有效控制，就能使其正常工作 9。本设计十分独立，由于选用器件资源比较丰富，故对其进行功能添加也十分方便，只需添加电路设计而不必对原有电路进行修改。 3.2 基于 AVR单片机的曼彻斯特编码设计原理 3.2.1 AVR单片机中曼彻斯特编解的实现 曼彻斯特编码的子程序流程如图 1 所示。该程 序仅对一个数据字节编码，循环调用此程序就可完成所有数据字节的编码。在编码前定义一个缓冲区 encode，用来存4 放编码后的曼码数据，在调用编码程序前对其清零 10。其中 :dataj数组为未编码的帧数据 ,j为本次被编码数据的次序 (数组下标 )。 图
11、 1 编码程序流程 数据编码完成后，采用定时器控制方式经通用 I/O 口发送数据。 I/O 口与发射芯片的输入引脚相连，发射芯片把数据调制后发射。 MCU 把位数据送到 I/O 口后开定时器，并立即进入省电模式 11。定时时间到引发定时器溢出中断唤醒 MCU 发送下一个位数据。 这样就保证了数据传输波特率的准确性，并节省功耗。 3.2.2 AVR单片机中曼彻斯特解码的实现 接收监视器的单片机程序需要完成数据接收、曼彻斯特解码、数据处理、显示、异常情况报警等任务。在接收数据时，因为小功率无线传输通道干扰比较严重，单片机又对所有的ICP1引脚沿跳变都响应，它的中断级别又比较高 12。大大加重了单片
12、机的负担，严重时会造成单片机的其它任务得不到执行。所以在本系统软件设计中加入了滤波。当输入捕捉中断发生后，首先判断输入捕捉寄存器 (ICP1)的值是否在一定范围内，如果不是，则不进行数据处理， 中断处理返回。 解码程序流程如图 2 所示。其中： start2=0 为同步头识别阶段， start2=1 是提取数据信息阶段，二者可统称为码元识别阶段 13。在识别起始符阶段，中断处理程序的主要任务就是判断信号的周期是否在一定的容差范围内，可以选择任一种中断触发方式，在此选择下降沿触发方式。在捕捉到起始符的同时需要计算数据传输波特率和初始化码元识别阶段用到的变量，考虑到单片机的处理能力，把捕捉中断的触
13、发方式改为上升沿，在上升沿引发的中5 断内计算数据传输波特率和初始化码元识别阶段用到的变量，并把中断触发方式改为下降沿， 这样就保证了准确测量信号的高电平持续时间。 图 2 解码程序流程 该方案优点： 与其它的数据传输方法和曼彻斯特编解码方式相比，本方法十分灵活方便，它可以自适应射频发射机电池电压变化引起的数据传输波特率的变化。可处理的码速率也很高，极限码速率与所采用的单片机的速度和振荡器的频率以及采用的编程语言都有关系。本设计中采用 C 编程，振荡器频率为 16MHz，数据传输率可达 10kbps，用汇编语言编程数据传输率会更高 15。 4、 结束语 本文介绍了曼彻斯特编码的原理及应用， 描
14、述了两种设计方法和各自的优点，用CPLD/FPGA进行曼彻斯特编码与解码，可以完全替代专用的曼彻斯特编解码芯片，而且硬件结构简单、成本低；用 AVR单片机软件实现曼彻斯特编解码， 经过 了 实际验证 ， 数 据 传输 可靠性很高，系 统运 行 稳 定。 对于数字处理技术来讲 , 软件和硬件各有特点 , 随着可编程器件和 EDA 工具的发展 , 相信采用硬件描述语言设计硬件系统将会越来越方便。 参考文献： 1王冠 ,黄熙 ,王鹰 .Verilog HDL 与数字集成电路设计 M.北京 :机械工业出版社， 2006.01. 6 2夏宇闻 .Verilog 数据系统设计教程 M.北京 :北京航空航天
15、 大学出版社 ,2008.03. 3张延伟 ,杨金岩 ,葛爱学 .Verilog HDL 程序设计实例详解 M.北京 :人民邮电出版设 ,2008.05. 4MIL-STD-1773.Military standard aircraft internal time division command/response multiplex DATA BUSS.Department Of Defence,1975. 5罗伟雄 ,韩力 ,原东昌等 .通信原理与电路 M.北京 :北京理工大学出版社 ,1998.04. 6MIL-STD-1773.Military standard fiber optic
16、s mechanization of an aircraft internal time division command/responsemultiplex DATA BUSS.Department of Defence,1988.10. 7李朝青 .无线发送 /接收 IC 芯片及其数据通信技术选编 M.北京 :北京航空航天大学出版社 ,2004.02. 8严来金 ,李明 ,王梦 .RS(255,233)译码器的设计与 FPGA 实现 J.微计算机信息 ,2005 1：148-150. 9沈文 ,Lee E,詹卫前 .AVR 单片机 C 语言开发入门指导 M.北京 :清华大学出版社 , 20
17、03.04. 10王耿 ,姜智忠 .用 HDL 语言实现循环冗余校验 J.微电子学与计算机 ,2002,5:4 6. 11Doulos.The VHDL golden reference GuideM.A Handy Desktop Reference for VHDL Designers,1995.05. 12Rogers C.A VHDL modeling guideM.A Product of the Standard Hardware And Reliability Program (SHARP),Technology Independent Representation of Electronic Products (TIREP) Project,1994.12. 13曹志刚 ,钱亚生 .现代通信原理 M.北京 :清华大学出版社 ,1998.05. 14Stanley A.W.Application of distributed arithmetic to digital signal processinga tutorial reviewC.IEEE ASSP MAGAZINE,July 1989.0700(4):4 19. 15候伯亨 ,顾新 .VHDL 硬件描述语言与数字逻辑电路设计 M(修订版 ).西安 :西电出版社 , 1999.10.
