1、 1 本科毕业设计 (论文 )文献综述 电子信息 工程 多功能数字钟设计 摘要： 数字钟是一种用数字电路技术实现时、分、秒计时的钟表 ， 与机械钟相比具有更高的准确性和直观性，具有更长的使用 寿命 ， 无需人的经常调整等优点 。 它广泛用于电子表 、 车站 、 码头 、 广场等处 。 本文分析了常用的数字钟的结构，综述了利用分立元件、单片机、 FPGA等器件实现多功能数字钟的方案和优缺点。 关键词：数字钟；分立元件； FPGA；单片机 1.引言 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。然后数字钟与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有
2、更长的使用寿命，已得到广泛的使用。 可用中小规模集成电路组成电子钟，也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟，还可以利用单片机 、 FPGA器件 来实现电子钟等。这些方法都各有其特点， 下面我们分别进行分析。 2.数字钟的构成 2.1基于分立元件的数字钟设计 基于分立元件的数字钟由秒信号发生电路、时分秒计数器电路、译 码显示电路、校时电路构成。 秒信号发生电路是数字钟的关键电路，它直接影响到数字钟的走时准确 1。根据计时的精度确定石英晶振的频率，一般采用 32768HZ的石英晶体振荡器通过 15次的分频（ 15级二分频，因 215=32768）来获得秒脉冲的信号，作
3、为计时的基本单位 2。时分秒计数器电路用来完成 60秒 60分及 24小时的计数工作，且秒计数器的进位脉冲可以作为分计数器的输入脉冲，同理分计数器的进位脉冲可以作为小时计数器的输入脉冲， 24 小时的输入脉冲可以作为一天的进位脉冲 3。由计数器得到的 4 位二进制码的必须 通过译码显示电路后转为人们习惯的数字显示 4，如 12： 54： 30 的二进制码为 0010010： 01010100： 00110000。译码之后再驱动 7段数码管显示时、分、秒，如下图 1为由分立元件完成的数字钟的原理框图 5。 2 分计数器六十进制时 分 秒秒计数器六十进制时计数器二十四进制报时电路校时电路秒脉冲发生
4、器图 1 由分立元件完成的数字钟的原理框图 2.2 基于单片机的数字钟设计 基于单片机的多功能数字钟由 单片机 、时钟电路、液晶显示电路、温度检测电路、湿度检测电路、蜂鸣器及按键电路构成 ，如下图 2为由单片机完成的数字钟的原理框图 6. 按 键 单 片 机时 钟 电路液 晶 显示 电 路蜂 鸣 器温 湿 检测 电 路图 2 基于单片机的数字钟原理框图 选择 ATC89C52单片机作为主芯片 ，选取 时钟电路中将用到 DS12C887 时钟芯片 ， 温度检测电路用的是温度传感器 DS18B20， 湿度检测电路用到的是 HS1101湿度传感器 ， 将 HS1101置于 TLC555 振荡电路中
5、， 将电容值的变化砖换成电压频率信号 ， 可以直接被微处理器采集 7。设计蜂鸣器用于闹钟功能 ， 当设定的闹钟时间到 ， 蜂鸣器发出滴滴滴的报警声 8。 而 单片 机可以实现数字钟的一系列功能 ， 而且成本低 ， 较容易入手 。 2.3 基于 FPGA 的 数字钟设计 基于 FPGA 的电子钟是由计时电路、校时电路、译码和显示电路、电子钟具体电路构成。 计时电路：用中规模集成电路 74160 实现 60 进制计数。依计时习惯，只需将秒计数器进位接至分计数器的使能端，同时分进位至小时计数器的使能端。校时电路：当由于某种原因电子钟走时不准时，可以校对时、分、秒 9。系统采用双键校时法进行设计，为选
6、择并校对时、分或秒，需设计一译码电路分别产生校时、分、秒的使能信号，为完成时、分、秒计数值的修改，需 采用数据选择器来选择计数使能信号和计数时钟 10。译码和显示电路：时钟运行后 , 3 按要求将当前时间在 LED 上显示出来，由于系统最后下载到 FPGA 开发平台进行功能测试，FPGA 开发平台已经提供了 LED 及译码器 4511，故此处只需提供时间对应的 BCD 码即可。如下图 3 为基于 FPGA 的数字钟功能模块原理框图 11。 计时模块显示模块校时模块分计时小时计时秒计时图 3 基于 FPGA 的数字钟功能模块原理框图 2.4 基于 CPLD 的数字钟设计 基于 CPLD多功能数字
7、钟 主要有八大模块电路组成 :分频电路 ， 消抖电路 ， 键盘编码电路 ，计时电路 ， 扫描电路 ， 寄存器 ， 八选一电路 ， LED编码电 路。分频电路：电路系统一共使用了三种工作频率一是扫描电路的频率，二是消抖电路的频率，三是计时频率。动态显示时，每个 LED的工作频率在 24HZ之上，消抖电路的工作频率大概在 125HZ左右 12。计时频率为标准1HZ。 消抖电路其实就是消除抖动或者消除弹跳的电路。消抖电路本身已不能再优化。但是在系统设计时 ， 因为只采用一个数字键 ， 所以消抖电路只调用两次 :一是数字键 Kd调用，二是数字设置键 Kset调用。计时电路是主电路的核心部分 , 该电路
8、 实现 000000到 235959计数 , 在 1HZ的计时脉冲下 ， 确保 24小时准确计时。计时电路可以用二个 60进制计数器和一个 24进制计数级进行级联 ， 实现异步计数 。如下图 4为基于 CPLD的数字钟主电路模块图。 分 频电 路消 抖电 路键 盘编 码计 时电 路扫 描电 路寄 存器八 选一L E D编 码图 4 基于 CPLD 的数字钟主电路模块图 3.总结 综上所述， 利用单片机实现的 数字 钟具有 编程 灵活，以便于功能的扩展。 从而 可以简化硬件电路，提高系统工作速度，缩短产品研发周期。故利用单片机来研究数字钟有重要的现实意义。数字钟的设计与制作可以加深对数字电路的了
9、解，通过这次设计与制作，为数字电路的制作提供思路和方法。 参考文献： 1 王爱珍 . 基于 MAX+ plus II 的数字钟的设计与实现 J. 长春师范学院学报 (自然科学4 版 ),2008,4,27(2): 31 34. 2 张卫丰 , 王瑞春 , 潘晓宁 等 . 基于 Multisim 的数字钟电路仿真研究 J. 通信电源技术 ,2010,11,27(6): 28 29. 2 黄明，黄艳 . 多功能数字钟电路的设计与制作 J. 科技信息， 2009,27:71 72. 3 翟殿棠 , 方敏 , 历光伟 . 基于 EDA 技术的多功能计时器设计 J.信息技术， 2008,11：39 40
10、,45. 4 陈茂源 . 基于 VHDL 语言的数字钟设计 J. 长江大学学报 ( 自然科学版 ),2008,3,5(1): 256 257. 5 刘竹林，李晶骅 . 用 VHDL 实现数字时钟的设计 J.应用实践， 2008,1:48,54. 6 邹显圣 . 基于 AT89C51 单片机数字时钟的研究 J.机电产品开发与创新， 2009,9,22（ 5） :60 61. 7 张开碧 ,王浩 ,曾勇斌 . 基于 STC89C52 单片机的多功能数字钟的设计 J.科技信息 ,2010, 35:12 13,56. 8 Sencer Yeralan, Helen Emery.Programming
11、and Interfacing the 8051 Micro- controller in C and AssemblyM.America: Rigel Press， 2000,12. 9 赵文来 , 杨俊秀 , 严国红等 . 基于 FPGA 的电子钟设计与实现 J. 浙江理工大学学报 , 2010,7,27(4): 591 593. 10 薛晓军 , 许江淳 , 李玉惠等 . 基于 FPGA 的数字时钟的设计 J. 云南大学学报 (自然科学版 ),2009,31: 43 45. 11 薛晓军 , 许江淳 , 李玉惠 , 李勃 , 刘国贺 . 基于 FPGA的数字时钟的设计 J. 云南大学学报 (自然科学版 ),2009,31:43 45. 12 阮伟华 . 基于 CPLD多功能数字钟的优化设计 J. 南京工业职业技术学院学报 ,2010,6, 10(2):37 38.
