实验报告78时序电路(共13页).docx

精选优质文档-倾情为你奉上专用集成电路设计实验报告 时序逻辑的特性 姓名： 学号： 班级： 指导老师：一、 实验目的1.理解CMOS静态传输门寄存器的结构和时序特性。2.了解SPICE仿真模型、门级（RTL级）仿真模型、电路综合模型之间的区别。二、 实验内容静态CMOS传输门主从正沿触发寄存器的结构如下图所示。a) 描述其工作原理。b) 设使用0.25um工艺，NMOS管的尺寸为L = 0.250um，W = 0.375um；PMOS管的尺寸为L = 0.250um，W = 1.125um。仿真反相器和传输门的延时。c) 计算寄存器的建立时间、保持时间、传播延时。d) 根据（c）中计算出的时序特性参数，调整D和CK之间的相位关系，使用SPICE分别仿真D的变化满足