精选优质文档- 倾情为你奉上 专心-专注-专业 Xxxxx 学院 EDA技术课程报告 设计题目：8线-3线优先编码器 班 级： 应用电子1101班 姓 名： 学 号： 指导老师： 日 期： 精选优质文档- 倾情为你奉上 专心-专注-专业 目录 一、8-3优先编码器设计原理分析 8-3优先编码器输入信号为din0，din1，din2，din3，din4，din5，din6精选优质文档- 倾情为你奉上 专心-专注-专业 和din7，输出信号为out2、out1、out0。输入信号中din7的优先级别最低， 依次类推，din0的优先级别最高。也就是说若din0输入为1（即为高电平）则 无论后续的输入信号怎么样，对应的这种状态一样，如若din0输入为0（即为 低电平）则看优先级仅次于din0的din1状态决定，依次类推。因为din0到 din7共8中状态，可以用3位二进制编码来表示。8-3优先编码器真值表如下 表所示。 表1 8-3优先编码器真值表 二、8-3优先编码器模块的源程序 8-3优先编码器由VHDL程序来实现，VHDL 语言描述如下： LIBRARY IEEE; USE IEEE.S
