精选优质文档- 倾情为你奉上 专心-专注-专业 第三章 3-5设计一个4选1多路选择器，当选择输入信号分别取“00” 、 “01” 、 “10”和“11”时，输出信号分别与一路输入信号相连。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY MAX4_1 IS PORT(A,B,C,D,S1,S2 : IN STD_LOGIC; Y : OUT STD_LOGIC); END ENTITY MAX4_1; ARCHITECTURE HF1 OF MAX4_1 IS SIGNAL SS : STD_LOGIC_VECTOR (0 TO 1); BEGIN SS Y Y Y Y NULL; END CASE; END PROCESS; END HF1; 3-6设计一个7人表决电路，参加表决者7人，同意为1，不同意为 0，同意者过半则表决通过，绿指示灯亮；表决不通过则红指示灯亮。 设计思路：根据7人表决电路设计要求，7人中至少有4个通过才可以表决通 过，故可以在程序中设置一个变量TEMP，使其在表决电路中遇1则加1，遇0 则加0（设计中1表示
