2位二进制数据比较器实验报告(共3页).docx

精选优质文档-倾情为你奉上2位二进制数据比较器实验报告一 实验目的1.熟悉Quartus II软件的基本操作 2.学习使用Verilog HDL进行设计输入 3.逐步掌握软件输入、编译、仿真的过程 二 实验说明本次实验是要设计一个2位的二进制数据比较器。该电路应有两个数据输入端口A、B，每个端口的数据宽度为2 ，分别设为A0、A1和B0、B1、A0、B0为数据低位， 、B1为数据高位。电路的输出端口分别为EQ（A=B 的输出信号）、LG（AB时的输出信号）和SM（AB的输出信号）。A1A0 EQB1 comp_2 LGB0 SM 2位二进制数据比较器真值表输入信号输出信号A1A0B1B0EQLGSM00001000001001001000100110