精选优质文档-倾情为你奉上基于Verilog语言的二路抢答器设计实验报告电子科学与工程学院 李璇一、 实验目的1、 掌握数字系统中触发器、计数器的设计要素。2、 掌握触发器、计数器的VerilogHDL代码编写。3、 进一步掌握ISE软件的用法，学习代码下载的方法。二、 实验步骤1、 设计限时和复位电路。2、 编写限时/复位电路的VerilogHDL代码并综合、仿真。3、 实现限时抢答器并下载到开发板上进行验证。三、 实验原理1、 设计二路抢答器2、设计定时器和复位电路可使用计数器来实现定时功能。而给定时间的定时，可以让计数器的输出与特定值比较来实现。这个特定的预置数由时钟频率和定时时间决定。这个基本想法如下图所示。 图中，“时间到”信号接到计数器的清零端，以便下次计数从0开始。这里，还需要一个计时开始的功能按键，用来启动计数器的计时。那么，计数器就需要一个使能端，受控于“计时开始”按键。我们知道，EN信号是一个持续信号（允许时保持电平），而“时间到”信号是一个持续时间很短的脉冲，因此还需要一
