精选优质文档- 倾情为你奉上 专心-专注- 专业 基于VHDL语言的数字频率计设计 摘 要 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量 结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种, 其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程 自动化等优点，是频率测量的重要手段之一。本设计结合采用测频法与测周期法这两 种频率测量方法，可以大大提高数字频率计的频带以及测量精度。 本设计采用模块化思想，将频率计的实现按功能分割成基准时间产生模块、高频 计数模块、低频计数模块、数据处理模块、中央控制模块。其中，中央控制模块是整 个系统的控制部分：高频信号采用测频法，直接在中央控制器显示输出；低频信号采 用测周期法，由基准时间产生模块提供的计数时钟信号，再经过数据处理模块处理， 在中央控制器模块上显示输出。各部分模块都采用超高速集成电路硬件描述语言 （VHDL）来实现，所以尽管目标系统是硬件，但整个设计和修改过程如同完成软件设 计一样方便和高效。 关键词：电子设计自动化;硬件描述语言;数字频率计精选优质文档- 倾情为你奉
